fázový šum na chvenie v verilogA

[nandu]

Ahoj mám simulované PSS a pnoise z VCO a extrahované tabuľku jeho vs fázový šum frekvencie v dBc / Hz. Teraz už treba odhadnúť, ako veľmi nervózny, čo prispieva k PLL slučku. Preto som PLL slučku s ideálnymi prvkami, ale chcem to ideálne VCO bloku, aby fázový šum tabuľku skutočných VCO ako vstup a vytvárať zodpovedajúce vibrácie na jeho výstupe. Ako to mám urobiť? Môžem to urobiť pomocou VerilogA?

 

[mr_chip]

Urobte si jednoduchý frekv doménový model, vrátane funkcií hluku transfer z VCO, Prescaler, PFD / CP, SDM (ak existuje) PLL výstup. Získate odhad PLL hlučnosť fázy. Potom stačí integrujú - budete mať svoje jitter.