dynamická VHDL PCI-core testbench .... alebo tak niečo ...

[vahidkh6222]

hi all.
Podľa môjho bakalárskeho projektu aj musia realizovať cieľ 33MHz PCI rozhranie pomocou spartanII FPGA.
som urobil PCI-core VHDL design ....Urobil som to krok po kroku, rovnako ako špecifikácie v hierarchickom spôsobe ...
ale já vím, dynamickú testbench vyskúšať Wut aj rozvíjať.i dont presne poznať skutočné plnenie dochádza na autobus majster, radič prerušenia a atd ..

Vie niekto, pripravený na použitie testbench, alebo aspoň Refrence na vykonávanie takejto funkcie?.

o nič lepšie nápady?!

Vďaka vopred.

 

[Saho]

Sa pozrieť na tieto dokumenty.

http://www.plda.com/download/doc/ip/pci/testbench_user_guide.pdf

http://ntserv1.ida.ing.tu-bs.de/EGSE/pci_64_docu/altera/ug_pcitestbench.pdf

 

[kevinbrace]

Hi vahidkh6222,

Aj keď v súčasnej dobe len pre Verilog, VHDL a prenos nie je ešte úplne pripravený, ale možno budete chcieť zvážiť BDS xPCI PCI IP core sme vyvinuli.
BDS xPCI PCI IP jadro je Xilinx (TM) LogiCORE (TM) PCI kompatibilné PCI IP core.
Ponúkame PCI IP core za púhych 100 dolárov pre non-komerčné, non-zisk, osobné použitie.
Pre viac informácií navštívte http://www.bracedesignsolutions.com.Kevin Bracevahidkh6222 Napísal:

hi all.

Podľa môjho bakalárskeho projektu aj musia realizovať cieľ 33MHz PCI rozhranie pomocou spartanII FPGA.

som urobil PCI-core VHDL design ....
Urobil som to krok po kroku, rovnako ako špecifikácie v hierarchickom spôsobe ...

ale já vím, dynamickú testbench vyskúšať Wut aj rozvíjať.
i dont presne poznať skutočné plnenie dochádza na autobus majster, radič prerušenia a atd ..Vie niekto, pripravený na použitie testbench, alebo aspoň Refrence na vykonávanie takejto funkcie?.o nič lepšie nápady?!Vďaka vopred.

 

[vahidkh6222]

tnx kevin ale ....Urobil som to já, já spravodlivý potrebovať testbench ...zadarmo, alebo aspoň oveľa lacnejšie ako táto ...

 

[lzh08]

by ste sa mohli pozrieť na to na www.opencores.org

 

[kevinbrace]

Hi vahidkh6222,

Myslím, že 100 dolárov za základný PCI IP testbench je príliš veľa pre vás.
Ak si myslíte, čas potrebný k rozvoju overovanie modelov, ja osobne si myslím, stojí 100 dolárov cenu, aj keď nepoužijete PCI IP core sám.
Tak či onak, budem vysvetľovať testbench PCI budete získať za 100 dolárov.
Testbench PCI, ktorá prichádza s BDS xPCI PCI IP jadro tvoria Host bridge pre PCI, PCI arbitra, a zamerať len na PCI model zariadenia.
Hostiteľom PCI bridge, môžete začať rôzne operácie, ako PCI konfiguráciu čítanie cyklu.
Dokonca si môžete začať dlho PCI burst transfer z Host do PCI bridge s programovateľným byte umožní, čakacie stavy, 1 bit parity error.
Zameraná len na zariadenia PCI modelu je predovšetkým pre ladenie bus master (iniciátor) PCI zariadenia, a to môže byť naprogramovaný tak, aby znovu skúsiť vložiť, počkať uvádza, odpojte štýl (Odpojiť s dátami alebo bez dát), alebo si prečítajte parity error.
Tieto modely boli písané v Verilog a väčšina portování VHDL bola ukončená, aj keď zaplatíte za základné PCI IP, dostanete VHDL verziu testbench PCI.
ModelSim je jediným štátom podporované HDL simulátore, ale testbench PCI sám by mal spolupracovať s ostatnými simulátory HDL (Verilog a VHDL).Kevin Brace--
Brace Design Solutions
Xilinx (TM) LogiCORE (TM) PCI kompatibilný BDS xPCI PCI IP jadra k dispozícii za púhych 100 dolárov pre non-komerčné, non-zisk, osobné použitie.
http://www.bracedesignsolutions.com

Xilinx a LogiCORE sú registrované ochranné známky spoločnosti Xilinx, Incvahidkh6222 Napísal:

tnx kevin ale ....
Urobil som to já, já spravodlivý potrebovať testbench ...
zadarmo, alebo aspoň oveľa lacnejšie ako táto ...