D
dsp_forall
Guest
Myslím, že dsp odborníkov môžu pomôcť na svoje otázky ... som robil 3 stage delenie filter s faktorom delenia 512.My vstup je výstup z analógového modulátora, ktorý je jeden bit (1 alebo -1) 1) Aká je šírka všetkých registrovať pre správnu funkciu ... je 1 + 3log2 (2 ^ 9) = 28 bitov, alebo podľa hogenauer MSB je ..... Bin (1) 3 log2 (2 ^ 9) -1 = 27 bit 2) Ako sa dostať impulzný odozvy filtra CIC (VHDL alebo schéma na vstupe) a simulovať výsledku v Matlab, aby som mohol vziať FFT ot je vidieť frekvenčnú odozvu. viac otázok neskôr vďaka