Dotaz na uzavretom hodiny

[vsrpkumar]

Je bránou hodín overené DC formailty.I používam bránou s hodinami a brány a umožní signál synchronizovať v negatívnom okraji clock.How overiť v DC formality.Thanking si Kumar

 

[fpga_asic_designer]

Hodiny vtokových logika je vždy dobrý spôsob, ako šetriť energiu. V formálnosť nastavení, nastavenie verification_clock_gate_hold_mode nejaká nádej, že pomôže [quote = vsrpkumar] Je bránou hodín overené DC formailty.I používam bránou s hodinami a brány a umožní signál synchronizovať v negatívnom okraji clock.How overiť v formálnosti DC. poďakovať vám Kumar [/quote]

 

[sumit_techkgp]

Hele, to je ďalší návrh od UR DC uložiť skript SVF a neskôr si ho pomocou formalitou. Tieto zmeny budú prijaté formalitou