B
buenos
Guest
Dobrý deň. I (čoskoro bude) mať 2 IP jadra, jeden je NGD súbor, anotherone je Edif. Rád by som ich použitie v projekte VHDL, pripojte ich a postaviť niektoré ďalšie správanie logiku okolo / medzi nimi. to nie je možné syntetizovať všetko dohromady. Prosím, nechajte ma, aby som vysvetlil, prečo to tu, nie je to dôležité. Ako to mám urobiť s ISE? Našiel som nejaké dokumenty, ale popísať pomocou nástroja príkazového riadku. Je možné, aby wrapper VHDL súbory, a používal Windows ISE syntetizovať (nová logika), implementovať a vytvárať bitfile (za celý projekt)? Ako napísať obaly? môžem pridať NGD a Edif do projektu ISE VHDL? Čo časové obmedzenia? jeden z jadier má referenčné aplikácie s ďalšími jadrami, a súboru UCF v ného sektora, vrátane obmedzení. Budem musieť NGD pre jednu z IP adries sa starší ISE 5.1. by mal kopírovať + vložiť obmedzenia, mojich projektoch UCF alebo syntetizovať IP s odkazom UCF a nerobiť nič s načasovaním vo svojom projekte?