design otázku o CML / SCL úroveň posun

[darkk]

Ahoj, lidi

Mám jednoduchú otázku ohľadom designu otázku CML / SCL, čo je skratka pre zdroj viazanú logiku.Zvlášť, som Zaujímate v naukladaných SCL okruhov, ako je flip-flop alebo MUX.

Napríklad v klasickej CML flip-flop na bipolárne tranzistory, posun o úroveň hodinového signálu je potrebné zabezpečiť tranzistorov na spodnej úrovni pracovať v oblasti pracovného práva.Ako sa uvádza v prvom obrázku nižšie, je úroveň funkcia posunu vykonávať znečisťovateľom následník na ľavej strane.

Ale pre zdroj viazanej logiky flip-flop na tranzistory CMOS, je úroveň posun zriedka riešiť žiaden odkaz.Zdá sa, že niekto robil použitie zdroja nasledovník urobiť posun úrovni ako v bipolárnej procese.Tiež niekto jednoducho ignorovať to vôbec.To znamená, že dátový signál na najvyššej úrovni tranzistorov majú rovnaké napätie ako spoločný režim hodinového signálu na spodnej úrovni tranzistorov.Ako je ukázané na druhom obrázku nižšie, v / INB a hodiny / clockb majú nízke a vysoké vstupné napätie ako Vdd-Vswing a Vdd.

Tak to je pre mňa naozaj zmätení v tomto bode.Čo vy na to?Žiadne vstupy ocenia veľa.

 

[darkk]

Ahoj, ak sú tieto IC guru?Nikto nemôže anwser túto otázku?

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Smutný" border="0" />

 

[yellff]

Myslím, že bipolárne je aktuálne ovládače obvode, ak priamo použiť ovládač CLK skreslenia,
existujú veľké current.But Ak používate CMOS, pre svoje brány žiadny prúd, takže sa môžete vodič zaujatosť.

 

[krashkealoha]

Preto je potrebné úroveň posun v dizajne bipolárnej je udržať Q5 & Q6 z nasýtenia.Bez úrovne posunu potenciálu na báze Q5 & Q6 bude príliš vysoká, čo povedie k vpred ovplyvnenie kolektora-base križovatke (saturácie) z týchto tranzistorov.Tým sa zabiť svojho beta, Ft, tak striedavého výkonu týchto tranzistorov.

Na druhú stranu, pre MOSFET zariadenia, nie je bipolárne nasýtenia účinok.Preto nepotrebujete úroveň posun, ale len uistiť, že tieto zariadenia sú v prevádzke mosfet nasýtenia regiónu.Vyšší potenciál na bránu zvyšuje Overdrive (Vt VGS) z týchto tranzistorov a tým zvýšiť transkonduktance / súčasný pohon týchto zariadení.Preto možno použiť menšie zariadenia, s menšou parazitné kapacity, prejsť hodinového signálu.Jedna vec, ktorú budete musieť uistiť, že vaša Vt VGS je tak veľká, že sa zvýši vaša Vds_sat napätia.Zvýšenie Vds_sat pre tieto tranzistory zníži napätie priestor vašej aktuálnej zdroj MOSFETy.Ak sa svetlosťou súčasného poklesu zdroj mosfet pod jeho Vds_sat potom váš zdroj prúdu tranzistory budú vzaté z mosfet nasýtenia regiónu.