Design názor

[no_mad]

Ahoj všetci,

V prevedení s jedným stopovanie systému a na výstupe je impulz vlak.Úlohou je pulz vlak frekvencia je rovnaká rýchlosť, s hlavnými hodiny (iba hodiny).

Na základe skúseností ur, môžem registrovaných (flop) má výstupný signál?Pokiaľ je mi známe, môžem to urobiť, pretože má rovnakú rýchlosť, s hlavnými hodinami.Môžem použiť násobiteľ frekvencie na dvojnásobok svojej hlavnej hodiny, takže som si taktovaný môj výstup propadák?

Ak áno, aké sú konštrukčné úvahy, ktoré som potrebné sa starať?

Dajte mi prosím váš názor.

Thanx in advance,
no_mad

 

[nitu]

Máte signál na rovnakej frekvencii ako CLK.Takže teraz chcete zámok tento signál.Zoberme si prípad, že váš signál dosiahne FF (flipflop), vstup do jeho nastavenia času a zostanú rovnaké až do jeho holdtime potom môžete prakticky západka to ..Môžete to urobiť zavedením niektorých fázového rozdielu betwen signál clk a hlavné CLK ...