definovať FPGA IO Pad smer?

[quan228228]

keď spustím FPGA. som podložku v hornej FPGA súboru, ako je táto. IOBUF_LVCMOS33_F_8 PAD_ARST (T (pad_arst_oen), I (arst_out), IO (CEST), O (arst_in )....), Pad "PAD_ARST" I / O direciton je bidirection. Keď otvorím súbor UCF nástrojom Xilinx PACE (ja používam Xilinx FPGA), som zistil, že pad "PAD_ARST" je vstup. Chcem vedieť, prečo je direciton pad zmení na vstup bloku. A mohol by ste mi povedať, ako definovať PAD I / O direciton? Vďaka! David

 

[banjo]

Vitajte na optimalizácie kompilátora. Xilinx nástroje, bolo preukázané, že žiadne aktívne logické jednotky svoje "PAD_ARST", a preto znížila to len pre vstup. Nájdenie problém môže byť problém, pretože nástroje iba zoznam výstup bol odstránený a nie zoznam presné miesto v prúde logiky, kde je signál buď riadený alebo riadený k konštantných logických úrovní. Začiatok prečesávanie Preklad správ a PAR správy pre odstránenie logiky. To by malo bod, ktorý ste v správnom smere.

 

[quan228228]

na banjo: Vďaka za instruciton. Snažím. David