Cvrlikání generátor vo VHDL

G

greprac

Guest
Ahoj frendz musím napísať VHDL kód generátora cvrlikání, ktorý dodá cvrlikání rozsiahle z 39 kHz na 41 kHz 20 cyklov ... predstavu, ako by som to. Môj systémový čas je 100 MHz plz pomôžte mi
 
ru pomocou tohto testu za účelom? Je 2kHz v 20 vzorkách dostačujúci? skúste sptool v MATLAB je signál cvrlikání u potrebovať tiež nakonfigurovať, aby požiadavky alebo u ur majú zabudované MATLAB. U potrebné, aby sa to v pevnom mieste formáte dostať je, do pamäti (ROM) a prečítajte si jeho them.if na testovacie účely dať do poľa v ur toplevel HDL testbench a použiť ju.
 

Welcome to EDABoard.com

Sponsor

Back
Top