CPLD zdroj hodín otázka

[LaszloF]

Hy, som nový v CPLD / FPGA svete, chcem, aby jednoduchou vývojovú dosku pre Lattice Mach4, moja otázka je, je nutné zdroj hodín pre CPLD, alebo len v prípade štátnych zariadení? Jednoduchý kombinačné asyncron Zavedenie tohto systému by fungovať bez hodiny zdroj, alebo nie? Ospravedlňujeme sa, ak by táto otázka hlúpa, alebo zrejmé. S pozdravom, Laszlo

 

[manasiw2]

Ahoj je u je trochu jasné, čo chcete robiť? CPLD je zariadenie, do ktorého si môžete portu vášho MFŠ, alebo akékoľvek iné konštrukcie, ale ak to konštrukcia vyžaduje zdroj hodín potom budete musieť dať do jedného z CPLD PIN ako vstup. Manas

 

[LaszloF]

Aj wan urobiť nejaké jednoduché projekty pre start-up, M464/32 CPLD CLK 2 vstupy pre vnútorné makro bunky a logiky. Napríklad, ak chcem vykonávať jednoduché asyncron logiku na základe pravdivostná tabuľky musím pripojiť nejaký zdroj hodín, alebo len v prípade štátnych zariadení? Mám skúsenosti s mikrokontroléry, CPLD / FPGA je úplne nové pre mňa.

 

[FvM]

Dobrý deň, nemusíte hodiny pre asynchrónne logiky, ale synchrónne môže rozšíriť funkčnosť svojich návrhov. A tak by som poskytnúť možnosť palubné hodiny, môže byť zásuvka pre kryštálový oscilátor, ak ju budete potrebovať neskôr. U eval obvod, aj ručné vstup (tlačidlá, prepínače) a výstupné (niektoré indikátory) môže byť významný. S pozdravom, Frank

 

[LaszloF]

Vďaka za rýchlu odpoveď, budem mať neustále na mysli.

 

[muralicrl]

Ahoj, CPLD nie je niektorá zdroj hodín vnútri. Či už sa pripojiť k pinu CPLD hodín bude čas pre CPLD. Ak potrebujete viac informácií, neváhajte a kontaktujte ma. S pozdravom, N. Muralidhara CRL-BEL

 

[chip2000]

Akýkoľvek pokus rady by mal použiť zdroj hodín. Ak váš CPLD má enaugh žabky používajú integrovaný kryštálu oscilátora s frekvenciou od 4MHz a 50MHz, a budete používať žabky sa rozdeliť. V žiadnom prípade nikdy použiť 555 IC dať hodiny na CPLD / FPGA. Tiež len ťažko vyhnúť použitie 74ls ICS riadiť vstup hodín. Dôvodom je, že vzostup, pád času, ktorý je väčší než maximálna prípustná z CPLD / FPGA a CPLD / FPGA bude robiť zle, nečakané veci ... Ak chcete použiť 555 dávať impulzy do CPLD / FPGA použiť vysokorýchlostné vyrovnávaciu pamäť ako brány 74fXX série. Ak sa nemôžete fínt 74fxx použitie 74HC. Z cource ani slovo znamená spojenie medzi Cd4xxx a CPLD / FPGA

 

[Zerox100]

Navrhujem, že je lepšie mať zdroj hodín na palube. Ak to nie je potrebné, stratíte jeden pin, ale ak budete potrebovať zdroj hodín stratíte rady.

 

[carbon9]

Ahoj, ja som tiež nový CPLD a požiadať podobnú otázku vyššie. Práve som kúpil sadu, ktorá má CPLD Alter EPM7128S CPLD na ňom a LED, tlačidlá, rozhranie RS-232, 7-segemnt displeja. Mám pripojené schéma tejto súpravy. Tiež je tu 47B47 mikrokontroléru na doske, ktorá je povedal, aby dodávky hodiny pre CPLD. Hodinová frekvencia je riadený potenciometrom spojený s analógovým vstupom k mikrokontroléru. Jednoducho, mikrokontrolér dáva hodiny CPLD, ktorá závisí od potenciometra hodnoty. Všetci sú v poriadku. Ale pretože som tiež nový CPLD, a ja som sa pozrel na datasheet k CPLD sú 4 piny, že chcem pochopiť. 1. INPUT/GCLK1 2. INPUT/OE1 3. INPUT/OE2/GCLK2 4. VSTUP / ~ GCLR * Myslím, že som sa dať logiku 1 až OE1 a OE2 (umožniť výkon, bez ohľadu na obvod aj build), je to pravda? * Aká je funkcia INPUT / ~ GCLR * Z odpovedí na príspevky, chápem, že môžem nastaviť akékoľvek I / O pinov na CPLD ako PIN CLK. Ale prečo je tam INPUT/GCLK1 PIN? To je tiež označený v manuáli? Vďaka za prečítanie tohto dlhý zoznam otázok S pozdravom