CPLD Počiatočná je neplatná?, Ako sa pôvodný vstupný signál?

[ZFDok]

Môj návrh je posuvný register, a je vstupný signál SCL a SDA, výstup je posuvný register, ja som prvý registra, ale v skutočnom okruhu, počiatočná hodnota nie je mi chceš?monitorovať je môj návrh projektu, ktorý mi môže pomôcť?modifikovať súbor a nahrajte na mňa?
Ospravedlňujeme sa, ale musíte prihlásiť do zobrazenie túto prílohu

 

[ZFDok]

pomôžte mi!Já tě potřebuju pomoc very much!

 

[echo47]

Ste nahrali celú firiem Synplify ISE projekt, a dal len veľmi málo vysvetlenie.
Musíte lepšie izolovať problém a klásť jasné konkrétne otázky.
Pamätajte si, nemáme váš hardvér, a mnohí z nás nemajú svoje nástroje.

 

[ZFDok]

Je mi ľúto. Já už upload projektu, ale nevidím tu dnes.
i používané ISE 6.2 a pre synplify8.1, CPLD je xcr3064xl,
Ak nemám priradiť presun dát do riadiace dáta, dizajn je dobrá práca,
Kód:Vždy @ (posedge wComplete)

začať

rSelRxd = wCtrlData [2: 0];

rSelTxd = wCtrlData [5: 3];

rSelRts = wCtrlData [8: 6];

rSelCts = wCtrlData [11: 9];

/ / RSelDsr = wCtrlData [17: 15];

rSelDtr = wCtrlData [14: 12];

/ / RSelRi = wCtrlData [20: 18];

/ / RSelDcd = wCtrlData [23: 21];

koniecNeviem, prečo sa tento blok na výkone pri napájanie? Já už inicializovať wComplete na 0 v úvodnom block.and ďalší blok, je rovnaký.

Mám ďalší problém.

when i obmedzenie MobRxd a MobTxd podpísať až 31 a 32 pin potom projekt cound nezkompiluje prešiel, prečo?
Veľmi vám ďakujem za pomoc!

 

[ZFDok]

Prečo nie je upload súboru?
Ospravedlňujeme sa, ale musíte prihlásiť do zobrazenie túto prílohu