Chyba Amp fázy rozpätie VS.

[neter]

Deal všetky

Moja chyba amp spec konštrukcia je nasledujúci:

DC získať:> 90 dB
UGB: 8MHz
Fáza margin:> 70 stupni.
C_load = 70pF

ale pripojiť PMOS priechodu prvkom (Close-Obíďte) a re-simulaion, chyba amp
fázy zmenil rozpätie od 70 až 26 stupeň stupeň.

Ako to urobiť konštrukčnej fáze dostatočné rozpätie (close-slučky> 60 stupňov)?

Díky moc
Ospravedlňujeme sa, ale musíte prihlásiť a prezerať túto prílohu

 

[Vamsi Mocherla]

Vážení neter,

A fázy rozpätie asi 40 stupňov, je viac než dosť sa usadia v ldo s prechodom zaťaženie.Je to mocný ťažké používať PMOS vypadnúť tranzistor alebo veľmi nízkou vypadnúť a dostať veľmi vysokú stabilitu v 60 stupni fáze rozpätie.Tiež ESR na kapacitné zaťaženie možno tiež určiť fáze rozpätie.

Až budete testovať stabilitu, ktorú by ste mali urobiť slučku získať testu a nie otvorenej slučky test za účelom zistenia fáza rozpätie.

Dúfam, že táto poznámka pomáha

 

[Juteko]

neter Napísal:ale pripojiť PMOS priechodu prvkom (Close-Obíďte) a re-simulaion, chyba amp

fázy zmenil rozpätie od 70 až 26 stupeň stupeň.Ako to urobiť konštrukčnej fáze dostatočné rozpätie (close-slučky> 60 stupňov)?