Cadence & Synopsys

E

estradasphere

Guest
Nazdar,

Som začiatočník v návrhu číslicových obvodov a mať za úlohu vytvoriť nejaký číslicových obvodov v Cadence ovládať svoje analógových obvodov.Moja otázka je, ako môžem syntetizovať svoje Verilog program Cadence, CSI je schopný syntetizovať Verilog kódy?Našiel som nejaké tutoriály o CSI (Cadence Synopsys Integration), mám pocit, že CSI stačí urobiť pravý opak, to znamená, môže sa premeniť do behaviorial schémy modelov, alebo sa mýlim?Čo si o NS Verilog alebo XL?Môže mi niekto odporučiť dobré tutoriál o súhrnnú nástroja v Cadence a dal mi pár rád, ako s nimi manipulovať?

thanks in advance

 
skúste buildgate a PKS.obe sú dobré nástroje z kadencie pre syntézu.
všetky moje odporúčania pre Synopsys Design kompilátor pre syntézu.
Hľadanie dobré o PKS u dostane ďalšie výsledky

 
Synopsys to DC je najrozšírenejší nástroj syntézy.
Je mocnejšie ako kadencia je pks alebo buildgates

 
nazdar
sa môžete obrátiť tejto stránke.
že to pomôže

http://www.sli.strath.ac.uk/new-docs.htm

 
Keď je brána count <1 milión, filmov je najlepšie nástroje,
Ak> 1 milión, môže zvoliť U DCultra.
Vytvoriť brány kadencia je lacné nástroje ako ANF Dc filmov.

 
ahoj, budy
pls skúste rtlcompiler z C (at) dencia, a budete mať prekvapenie.
menšie plochy / vysoká rýchlosť / viac kapacitné.
ako môjho názoru lepšia ako dc-ultra/magma.

 

Welcome to EDABoard.com

Sponsor

Back
Top