Cadence-Digital ASIC design flow

[ksrinivasan]

Chlapci
teraz robí digitálnych ASIC návrh projektu.Môže mi niekto povedať, aké sú nástroje, ktoré vyžadujú aj pre úplné tok od RTL na GDS flow.Iam II v súčasnosti snažia pracovať s SOC encounter.Is tento nástroj sám nestačí, alebo by mal mať aj dizajn kompilátor a niektoré ďalšie tools.Looking vpred ur včasnú pomoc

Vďaka
Srinivasan

 

[ljxpjpjljx]

pre simuláciu, mali by ste používať ncsim!

 

[nschiku]

Funkčná simulácia -> IUS
Linting / Ostatné kontroly -> HAL
Syntéza -> RTL prekladače
Verifikácia -> Konformné
Načasovanie Analyis -> Encounter Časovanie systému
DFT -> Encounter Test
Physical Design -> SOC Encounter
Overenie fyzickej -> Assure