C Verilog - je tam software na to?

[7rots51]

Dobrý deň, som nový v dizajne FPGA, viem, že Verilog je hardvér programovací jazyk, ale mnoho ľudí, ktorí sú programátori v C, existuje spôsob, ako písať programy s hardware jazyku C? Existuje spôsob, ako previesť AC programu na zodpovedajúci program, Verilog? Prosím, ak je softvér, ktorý to, aby ich stránky. S pozdravom

 

[bogdanm]

Použil som HandelC z Cel * oxica nejakú dobu a som veľmi spokojný s tým, že je veľmi intuitívne, a to môže naozaj skrátiť dobu vývoja. Je to zmes elementov ANSI C s určitými pojmami pre hardvér (napr. moduly paralelne). Môžete rozhranie s VHDL / Verilog moduly, ak potrebujete ďalšie low-level funkcie, ale to sa moc často nestáva. Skúste hxxp: / / www.celoxica.com pre viac informácií.

 

[7rots51]

Vďaka Bogdan, môžem použiť HandelC s dostupnými IP jadra?

 

[bogdanm]

Ak máte jadro vo formáte Edif môžete ho použiť s aplikáciou. Urobil som to nejaký čas späť, a ja si nepamätám celý proces veľmi jasne. Mimochodom, mali by ste si Edif súbor HandelC a súbor Edif pre vaše IP jadra a nechať FPGA nástroje, do mixovanie medzi nimi. Verím, že program, ktorý to urobí za Xilinx je "pár" (place and route), aj keď som mohol byť zle. Ak chcete, budem sa pozrieť na moje staré zdroje a pravdepodobne nájdem niekde presný postup.

 

[bluecube]

Je tam kľučka-C okolo, že môžem vyskúšať - zvuk veľmi šikovný, či by som mohol previesť niektoré z týchto C do VHDL

 

[bogdanm]

To je okolo a vy môžete previesť na VHDL. Môžete si ho Celo * download stránku ICA: FXP: / / downloads.celoxica.com / software

 

[wpwang]

Súbory, ktoré by sme mali stiahnuť? Má podporu Verilog? Aký rozdiel oproti SystemC?

 

[nj_jack]

V súčasnej dobe, C nie je príliš efektívna popísať hardvérový problém, je populárny pre návrh FPGA alebo CPLD pomocou VHDL a Verilog.

 

[ram]

Je lepšie používať SystemC pretože sa jedná o voľné jazyk. c jazykových zdrojov, môže byť ľahko použitý pre vývoj hardware

 

[nj_jack]

Dobrý deň, ram keď C je výkonný software pre návrh, myslím, že to nie je moc profesionálne navrhnúť hardware. V osobitných, CPLD alebo FPGA je pružnejšia, implementácia v C je ťažšie.

 

[eltonjohn]

C Verilog .. V žiadnom prípade! Ospravedlňujem sa, že je brutálny! .. Handel-C, ale nie je jednoduché C. ani Verilog. Dôvodom je C je sekvenčná jazyk. Ale VHDL, Verilog, sú Paralelné jazyky. Hoci jazyk má mnoho podôb, je menej, než je viac podobností. Definovanie premenných vodiče .. a ďalšie zvieratká, je len 10% z jazyka. Ak potrebujete zistiť, paralelné štruktúry všetkých C zručnosti sú k ničomu. Budete sa učiť nové vzory k ich vyjadrenie. V tom prípade, prečo sa učiť VHDL alebo Verilog .. C, ale je k ničomu najviac! handelC je pekný jazyk, ale súčasne je C rozšírený o paralelné konštrukcie. programátor C nemožno previesť na paralelný kúzlom. On si musí uvedomovať logiky, ktorú používa. HandelC je primitív, ktoré zodpovedajú logické prvky, ktoré sú v moderných FPGA .. takže musíte byť aktuálne, pre ktoré majú byť schopné inštancii je! Na zdravie ..

 

[masai_mara]

Ahoj, dont chcem byť ťažké, ale len z toho dôvodu, že ste programátorov účastník nie je neznamená, že by ste nemali učiť Verilog alebo VHDL, alebo tiež, že môžete nejakým spôsobom robiť veci vo vašom rovnako starým spôsobom. Ak chcete urobiť hardvér, ktorý sa nutne líši od softvér, sa sluší používať metódy, znamená pre neho. Takže dont snaží skrátiť, alebo budete pozeral na Redline neskôr. learning Verilog pre ľudí knowledgable v C nie je vôbec zložité, stačí vybrať z Samira palnitkars knihu o Verilog a mali by ste sa na to v rámci 4 hodiny. Ale to, čo chceš bude chvíľu trvať, v závislosti na vašom úsilí.

 

[jelydonut]

Jeho ďalšie dôležité si uvedomiť, konštrukciu a prevádzku logiky sám, než je jazyk .. Ak váš bude z pozadia, C, ja by som len odporúčam ísť do Verilog, pretože syntax je podobná. Bolo by prospešné, aby si knihu logiku alebo dva, potom syntax Verilog knihy, nasleduje kniha syntézou Verilog .. Nie je to ľahká cesta .. Ale to, ako by som s ňou zaobchádzať .. jelydonut

 

[nj_jack]

hoci C alebo Verilog alebo VHDL sú tiež používané pre návrh FPGA alebo CPLD, sú veľmi dobré. ale aj perfer na VHDL, jeho štruktúra je veľmi čitateľný.