Bola použitá anybody X! Linx Ch! PScope?

M

maestor

Guest
Ahoj kluci,

Má niekto používa ChipScope a môže dať nejaké rady / názory na to?cena, zložitosť, dokumentácia ...

Thx

-maestor

 
Nazdar!

Je s nimi ľahko pracuje, jednoducho ísť througt xApp.To je užitočné, ak ladenie malých vzorov a keď máte BRAM voľné zdroje.

Môžete si ho zadarmo dl @ Xilinx site.Všetky dokumenty, ktoré potrebujete, je na netu.

Veľa šťastia, Bart

 
ChipScope je veľmi užitočné pri ladení aplikácie, alebo dokonca pre kontrolu integrity rady.Ale ak máte málo zdrojov BRAM BUFG a potom budete mať problémy.Na konci je logické, že musia byť umiestnené a vedené.Mal som zlé skúsenosti s prácou Virtex-e všetky použité bufg (jeden je nutná / odporúčaná pre hodiny JTAG) a zariadenia povolania o 40% a ja nie Succede.

 
1 - Môže každý subjekt vysvetľuje v bodoch 1, 2, 3, ako používať chipscope ladit môj návrh

2 - V mojom dsign teraz pomocou Spartan II 200K pripojenie k XC18V02 teraz, keď som Iam pripojenie JTAG paralelný kábel IV by som mal pripojiť k portu JTAG Prom alebo spartan JTAG port?

 
Každý dobrý dokument pre vedenie pomocou CHipscope?Užívateľská príručka je príliš dlhý ...

Vďaka,

 
Vonn Napísal:

2 - V mojom dsign teraz pomocou Spartan II 200K pripojenie k XC18V02 teraz, keď som Iam pripojenie JTAG paralelný kábel IV by som mal pripojiť k portu JTAG Prom alebo spartan JTAG port?
 
Je to potrebné?
Použil som oddelené porty a teraz pomocou portu PROM na stiahnutie bitového toku na neho, potom na výkon až PROM konfiguráciu FPGA
Je tam nejaký problém v tomto zariadení?potvrďte prosím

 
Nie je problém s tým čo ja viem, ale že je to nezvyčajné - ste zahodili príležitosť využiť JTAG posúdiť Váš návrh na úkor vedenia zmien.

 
Já to nechápu ..Čo tým myslíš

"vy ste zahodili možnosť využiť JTAG posúdiť Váš návrh na úkor zmeny vedenia."

Znamená to, že nemôžem použiť čip priestor v tomto prípade?alebo čo?

 
Nie som si istý, pretože já nevím, jestli ste opustili akýkoľvek prístup k portu JTAG na FPGA.JTAG bez prístupu k FPGA určite nemožno použiť Chipscope.

http://www.xilinx.com/ise/verification/chipscope_pro_sw_cores_6_2i_ug029.pdf

Ak máte JTAG FPGA prístup potom naznačuje, že máte dve JTAG konektory, jeden pre programovanie konfiguračný PROM a druhý pre FPGA boudary skenovanie.Zdá sa mi čudné, pretože, ako prejsť procesom návrhu iterácii programu -> debug -> program -> debug -> konečnej program, budete musieť neustále mení svoje JTAG vedú z jedného konektora na strane druhej.Celý bod JTAG s TDO a TDI je, že si daisy chain JTAG všetky porty a spoločne si JTAG softvér potom môže vidieť všetky tie prístroje a umožní vám vybrať tú, ktorú chcete pracovať.

Git

 
Chápem, že by som mal prejsť JTAG kábel medzi prístavmi PROM / FPGA v prípade programovania / Ladenie, pretože som kedysi samostatných portov ...

O to, aby summerize príručka čipu Sopem, som založil tento pdf v Berkeley:
w * w-inst.eecs.berkeley.edu / cs150 ~ / Dokumenty / ChipScopeDemo.PDF
Je to veľmi užitočné, demo

Postupoval som presne podľa inštrukcií napísaných v pdf, ale mám problém, keď Teraz sa snažia inst.komponenty ICON a ILA, že nemôže byť synthized, ISE nemôže nájsť v žiadnom LIB??
Generovanie Black Box pre časť <Icon>.
Generovanie Black Box pre časť <ila>.

I keď som zaradil
Knižnica UNISIM;
UNISIM.VComponents.all použitie;

môže ktorýkoľvek orgán pomôcť

<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Shocked" border="0" />
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top