Asynchrónne komunikácie pomocou FIFO.

A

arunragavan

Guest
No chlapci môže niekto prosím, pomôžte mi s režimom komunikácie ASYN pomocou FIFO ... Potrebujem bloková schéma, ktoré vysvetľuje režim komunikácie s rôznymi charakteristikami, ako je, ako sa žiadosť a ack signály prešiel a ako sa údaje prenášajú medzi dvoma async doménami. Režim am plannin pre v podstate má dve FIFO, v ktorom jeden WÜD čin ako odosielateľa a druhý ako prijímač alternatívne. Hope u môže pochopiť wot som snažím vysvetliť .. it WÜD lepšie, keď niekto predstavoval synthesisable kód pre moje lepšie understandin .. vzhľadom,
 
Ahoj Guy, môžete to skúsiť ako v nasledujúcom príklade. Účtovná jednotka norm_to_gery je generické (šírka: integer: = 8); port (din: v std_logic_vector (šírka-1 downto 0); DOUT: mimo std_logic_vector (šírka-1 downto 0); end norm_to_grey, architektúra norm_to_grey z norm_to_grey je začať DOUT
 

Welcome to EDABoard.com

Sponsor

Back
Top