Ako znížiť frekvencia FIR filtra pomocou VHDL?

[triump.ar]

im návrhu FIR filtra VHDL ... Musím decimovať frekvenciu dvojnásobne .... je tu niekto, kto KN mi .... ako na to

 

[snowfall]

Decimovať koeficientom 2, jednoducho, znamená to len, aby polovicu vstupných vzoriek. Záleží len na vás, aby ste sa buď párne / nepárne len vzorky. Na zdravie, s

 

[FvM]

Dobrý deň, klesá každý druhý vzorka je vlastne akousi "delenie", ale nie to, čo sa obvykle rozumie s termínom. Zvážte signál pokrýva frekvenčný rozsah takmer až do fs / 2. Pád jeden z dvoch vzoriek výsledkov v hornej halfband sa odráža v nižšej halfband - Kompletný aliasing. Ak chcete zabrániť aliasing, musí dolnopriepustný filter byť aplikovaný na signál pred prevzorkovania. Sa vypočíta priemer dvoch po sebe idúcich vzoriek (pridať + shift vpravo) by aspoň minimálne filtrovanie, ale efektívnejšie filtrovanie môže byť nevyhnutné. S pozdravom, Frank

 

[cheggy]

Ahoj, to je pravda - otázka znie: Kde je tvoj vzorkovacej frekvencii, ako delenie? (V porovnaní s najvyššou frekvenciou vstupného signálu) Ak je to dosť ďaleko (ako 4x viac), môžete jednoducho kvapka za druhého vzorky. Ak nie, hovoria, že to, budeme hovoriť o tom, čo robiť potom.

 

[FvM]

Áno, ale aj bez aliasing komponenty filtrovania zlepší odstup signálu od šumu, napr 3 dB v prístupe k širokopásmovému hluku pre jeden z dvoch strednej hodnoty.