Ako zistiť pretečenie vo VHDL kódu pomocou formulára len správanie?

T

Tom2

Guest
Je niekto, kto vedieť, či existuje nejaký spôsob, ako odhaliť pretečeniu VHDL kód s pomocou Cary výstup, ale len na správanie formulára ??????
 
NOP, dont myslím, že áno ... U potreba generovať z výstupu na záznam. Najlepšie je sa pozrieť na krivky vo formáte ... Je ezier vidieť.
 

Welcome to EDABoard.com

Sponsor

Back
Top