K
kumar85sunil
Guest
môže niekto plz povedz mi, ako vytvárať pesudo náhodnom poradí iní potom LFSR:?
A
abhikohli
Guest
, V ktorom lang? Ak je u potreba pre simuláciu a pomocou verilog u môžete použiť funkciu $ náhodné etc. Podobnú funkciu r k dispozícii v SV a SC atď (Nedá sa použiť v RTL)
K
kumar85sunil
Guest
vďaka, čo sa sv pracujem s VHDL môže u mi pre generovanie náhodných nasl vo VHDL
A
abhikohli
Guest
VHDL nepodporuje náhodné čísla ako takého. U've veľmi obmedzené možnosti pre generovanie náhodných čísel vo VHDL. (Snáď len funkcia, kde Verilog skóre cez VHDL
) 1) Ako je uvedené u've pomocou LFSR. 2) Používajte FLI importovať náhodné funkcie z iného jazyka. 3) napísať nejaké generovanie náhodných čísel algoritmus vo VHDL. (Neviem žiadne) 4) Používajte algoritmus napísal niekto iný. Verím, možnosť 4 zvukové najvhodnejší. U Google si asi nájsť nejaký. Niekoľko dobrých možno nájsť na adrese: http://www.opencores.org/projects.cgi/web/rng_lib (náhodné num knižnica VHDL) http://www. opencores.org / projects.cgi / web / gh_vhdl_library / prehľad (lib všeobecný tiež obsahuje gén rand) Dúfam, že vám pomôže. BTW SV je skratka pre systém Verilog.
) 1) Ako je uvedené u've pomocou LFSR. 2) Používajte FLI importovať náhodné funkcie z iného jazyka. 3) napísať nejaké generovanie náhodných čísel algoritmus vo VHDL. (Neviem žiadne) 4) Používajte algoritmus napísal niekto iný. Verím, možnosť 4 zvukové najvhodnejší. U Google si asi nájsť nejaký. Niekoľko dobrých možno nájsť na adrese: http://www.opencores.org/projects.cgi/web/rng_lib (náhodné num knižnica VHDL) http://www. opencores.org / projects.cgi / web / gh_vhdl_library / prehľad (lib všeobecný tiež obsahuje gén rand) Dúfam, že vám pomôže. BTW SV je skratka pre systém Verilog.