Ako vykonať náhodný generátor pre FPGA?

T

Tom2

Guest
Je niekto, kto vedia, ako vykonávať náhodný generátor pre FPGA ?????
 
Ak chcete vytvoriť u náhodných čísel, je možné u generovať pomocou posuvného registra a alebo ex-gate
 
thts Wat sa nazýva LFSR ... tak môžete používať LFSR ... C je závislá na ur appln n ur testovacej stratégie Wat druh testu chcete vzoru u
 
[Quote = Tom2] každý, kto vedia, ako vykonávať náhodný generátor citácií ?????[/FPGA] brať! Knižnica IEEE; použitie ieee.std_logic_1164.all, použitie ieee.std_logic_arith.all, použitie ieee.std_logic_unsigned.all, subjekt je náhodný port (ČLK: v std_logic, RST: v std_logic, randomo: z std_logic_vector (7 downto 0)); koniec, architektúra správať náhodných signálu je sequence_reg: std_logic_vector (15 downto 1), signál xored_data: std_logic_vector (8 downto 1), začína xored_data
 
priradiť spätná väzba = ~ ^ {x [7], x [5], x [4], x [3];} Vždy @ (posedge CLK) začať if (reset) x
 

Welcome to EDABoard.com

Sponsor

Back
Top