Ako vybrať bunky v súbore hodiny generácie?

[quan228228]

Ahoj, teraz som navrhnúť hodiny delič. Viem, ako písať kód Verilog simulácie, ale TAPOUT, často písať hodiny deliace bunky pomocou brány. Moja otázka je, ako vybrať bráne bunky? Je nejaká kritériá? Vďaka! / David

 

[quan228228]

Pls help! Vďaka! / David

 

[sameer_dlh25]

Ahoj Davide, v ceste hodín zhruba dve veci treba brať v starostlivosti 1. Pracovný cyklus -> Ak máte vytvorený hodiny doménu, ktorú chcete zachovať pracovný cyklus (50%) vybrané bunky hodín cesty musí mať rovnakú dobu nábehu a dobehu. Všetci dodávatelia poskytujú tieto bunky v ich knižnici (napr. TSMC -> CKAND *) 2. Potom, čo hodiny na vyrovnanie po usporiadanie by mala byť závada v obvode kvôli oneskoreniu nesúladu. Mám na mysli, keď zapnete vytvorené hodiny alebo hodiny beží, je šírka pulzu musí byť zachovaná. Tiež sa uistite, že nie je anyglitch. Ak chcete pomôcť vyvažovanie v backendu je nutné navrhnúť v MFŠ na hodiny delič (. Hľadať v Google / digitálneho dizajnu knihy) Dúfam, že to pomôže: D

 

[quan228228]

Vďaka!