Ako Výstupné veľké písmená v Verilog?

J

johnma

Guest
V mojom testbench, reg [07:00] stopy, $ display ("% h", stopové [7:00]), pri sledovaní je 0xFA, výstup "fa". Ale ak chcem, "FA", ako by mala urobiť? Vďaka!
 
Dobrý deň, ako si myslím, že nie je žiadna možnosť, ako je táto, bude simulátor napísať malými písmenami len ... ide o
 
Ahoj, ako možno zmeniť v Perlu. Môžete mi prosím poslať scenár pre toto.
 
Skúste:% H namiesto% h $ display ("% H", stopové [07:00]); Hoci LRM výslovne neuvádza, to, že pracuje v niekoľkých málo nástrojov, ktoré zobrazí veľké písmená!. S pozdravom Ajeetha, CVC www.noveldv.com
 

Welcome to EDABoard.com

Sponsor

Back
Top