Ako si uvedomiť, nízke časovej základne osciloskopu vo vysokej rýchlosti ADC?

[alphi]

Aj dizajn doma osciloskop, používať vysokorýchlostné ADC chip - ADC08100, AD vzorkovacia frekvencia ADC08100 je 100MHz / s ~ 20MHz / s. Teraz môj osciloskop treba nízka časová (napr. 100kHz / s vzorkovacia frekvencia), nemôžem priamo použiť 100kHz hodiny pre ADC08100, tak som sa použiť 20 MHz pre ADC08100, potom použite 100kHz pre counter.but adresu SRAM nie syncronize betwwen 100kHz hodiny a 20MHz hodiny! Ako sa solu túto otázku? niekto mi môže pomôcť, ďakujem!

 

[stroma]

Ahoj alpha, Prečo používate D flip-flop pre synchronizáciu? Pripojte unsync 100kHz až vstup D, synchronizácia hodín / 20 MHz / na vstup hodín a na synchronizáciu hodín 100 kHz z výstupu Q.

 

[alphi]

"Použiť D flip-flop synchronizácia", môže znížiť metastability, ale nemôže úplne eliminovať metastability.it bude generovať nejaké chyby dát, a to aj chybovosť je veľmi nízka.

 

[Beowolf]

Máte na pinu AD converion_complete? Použite ho začať pichať z 8 hodín @ 20 MHz, potom sa zastavil až ďalšie dáta k dispozícii ...

 

[fobyellow]

Oneskorenie je spôsobené tým, propagácia-Oneskorenie Freq-Devider, ako sa asi nechal 20MHz hodiny prejsť rovnaké zariadenie na výrobu rovnakého odkladu?