ako sa skládka vars v Verilog súbor?

[arzen]

já potreba až k podhodnotiť signály Verilog simulácie vektorový súbor, ktorý môže byť použitý v hsim simulácie (o. vec <vector soubor>).
Snažil som $ dumpvars, ale výstup spôsob nemôže byť uznaný hsim.

môže mi niekto pomoct?
thx a lot

 

[xuanzhu]

To znamená, výstupný formát súboru nie je vhodný pre žiadosť HSIM, odporúčam použiť perl urobiť konverziu formátu.Koniec koncov, obe sú čisto textový súbor

 

[Nanako]

keď nie som zlý, $ dumpvars dumping pre formát VCD.

 

[nand_gates]

/ * Tu je príklad ...
Toto sú teda signál chcem dať do. Vec súboru
vstup clk pd_out [1:0] phdir phwt_0 phwt_14
Výstup phsel_up phsel_dn phwt_up phwt_dn toggle_dir

* /

Kód:

Modul vec_gen ();

file_ptr integer;

Počiatočné begin

file_ptr $ = fopen ( "sim.vec");

$ Fdisplay (file_ptr, "signál clk pd_out [1:0] phdir phwt_0 phwt_14");

$ Fdisplay (file_ptr, " phsel_up phsel_dn phwt_up phwt_dn toggle_dir");

$ Fdisplay (file_ptr, "obdobie 10");

$ Fdisplay (file_ptr, "radix 111111 11111");

$ Fdisplay (file_ptr, "io iiiiii ooooo");

$ Fmonitor (file_ptr, "\ t% b% b% b% b% b% b% b% b% b% b", clk, pd_out [1:0], phdir, phwt_0, phwt_14,

phsel_up phsel_dn phwt_up phwt_dn toggle_dir);

koniec

endmodule / / vec_gen

 

[arzen]

hi nand_gates,
mockrát děkuji