Ako sa rozhodnúť, priestor pre leteral BJT pre bandgap referencie

[rajblr]

Ahoj všetci, ja som návrh na BGR sub-1-V, rozsah a ja som udrel na výber priestor pre BJT. Ja používam parazitárne BJT a som si istý, ako definovať oblasti pre BJT je. Môže mi niekto poskytnúť nejaké informácie alebo nejaké materilu na túto tému. Tiež môže niekto dať mi, ako simulovať BGR úplne. TIA raags

 

[srieda]

Za predpokladu, že používate TSMC, použite pnp10 ako beta je príliš vysoká pre túto ...

 

[rajblr]

Ahoj sreida, moja otázka je, ako veľkosť BJT pre bandgap referenčný dizajn. Ak sa u nejaké materiály, bude veľmi užitočné pre mňa. TIA raags

 

[DenisMark]

Tu veľa papierov. http://www.edaboard.com/viewtopic.php?p=539293 # 539293 Pozri obrázok 200410CICC_Vrefdesign.pdf. Obvykle je pomer 1:8, ale najmä pre nízke napätie designu často 1:24, 1:48 a 1:80 niekedy sa používa (pole 3 * 3,5 * 5 ,...). Vysoké percento u poskytuje príležitosť na Pýtať menej citlivé na odpor a nesúlad vyrovnať chyby zosilňovače (EA). Do DC zamiesť na teplote a dodávky sa pohybuje, AC napäťové analýzy (stabilita EA), TRAN, v additition (kontrola stability), PSSR (XF napäťovej analýzy v strašidlo), Monte Carlo a hluk je v ocenení. Vziať do úvahy kapacitné záťaže, rovnako ako očakávania.

 

[scottieman]

Po prvé, je mi to ľúto nepomáha na túto tému. Mám dotaz na bandgap vymyslel na technológii CMOS. Prečo sa vždy pracovať s BJT, ale jednoducho + P k n-aj diódy, ktoré možno získať zo zariadenia PMOS? Akýkoľvek dôvod? Prosím, dajte mi vedieť, či vás to vieš Vďaka