Ako sa potom výsledok STA genrated PT na DC

S

suituse

Guest
Ako viem, hlavná čas môže urobiť presnejší STA ako Designtime (embeded STA motor DC), ale ako môžem prejsť hlavná čas je výsledok DC robiť optimalizáciu?

 
Môžete použiť PT písať SDC obmedzenia súboru na DC.

 
môže niekto dať nejaké podrobnejšie exmple o tomto procese?

 
Myslím, že sdc by mali byť používané v režime TDD rozloženie nástrojom.
ako je to s vašou design flow?
prečo dc musia používať PT SDC?

 

Welcome to EDABoard.com

Sponsor

Back
Top