Ako rozlíšiť správanie a štrukturálne Verilog V

L

letan

Guest
Dobrý deň! Mám súbor v nestlist Verilog, a ja neviem, čo to je? Behaviorálne alebo štrukturálne. Len som študovať Verilog, takže nemôžem rozlíšiť. Môže mi niekto pomoct? Vďaka
 
To nie je tak, ako kód, ale viac sa methodlogy ale closly oberserving kód sa vám predstavu o tom, čo to je. Ak ste "čakať", vyhlásenie, atď je to určite behaviourly kód.
 
IMHO, ak sa popisuje správanie potom jej správanie, a keď opisuje štruktúru potom jej štrukturálne. Len sa snažím, aby sa mentálny obraz obvodu, ktorý popisuje HDL. Majte na pamäti, že keď zobrazil ako black box oba typy sú funkčne rovnaké, za predpokladu, že sú písané tak.
 
Inštancie bude v Stuctural. postupy / vždy v správaní. assaign v toku dát.
 
No myslím, že! po syntéze u dostane netlist, ktorý je samozrejme štrukturálne popis logické spojenie medzi štandardné bunky
 
správanie opisuje iba dátový tok, štrukturálne opisuje tok dát s komponentmi.
 
Máte-netlist súboru, myslím, že to nie je možné určiť, či je správanie, alebo štrukturálne. Dôvodom je to, ako HDL vstup a vstup schémy môže vytvoriť netlist súboru. Ak je schéma vstup, bude to štrukturálne. Ak je HDL vstup, nie je možné určiť, či je správanie, alebo ak stavebné zobraziť podrobnosti o netlistu súboru. Pokiaľ viem, niektoré netlist súbor popisujú štrukturálne. Potom možno dizajn je štrukturálne. Ak sa mýlim, prosím opravte ma.
 
jeden rozdiel medzi štrukturálnou a správanie je, že v správaní, využití priradenie a bitové operátory sú bežné, zatiaľ čo v správaní, vzťahové a ROZHODNUTIA takže operátor sa používa (tj ak potom elsif). Aj správanie má tendenciu sa sústrediť na to, ako bude výstup generovať (flow), a nie, ako je pripojený (štruktúra / komponentov). Správanie dáva HDL používa väčšiu flexibilitu pri smerovania, kreslenie a mapovanie do cieľového FPGA zariadenia. dúfam, že to pomôže
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top