Ako realizovať vzorkovacej frekvencii 1G / s

[RoboColor]

Videl som reklamu na základe oscilografy v hornej časti tejto stránky. To môže realizovať smple rýchlosť 1G / s Zaujímalo by ma, ako ju realizovať? Je AD prevodník má tak vysokú rýchlosť? alebo je tam nejaký pamäte môžete uložiť výsledných dát v tak vysokej rýchlosti? Kto mi môže dať nejaký nápad? díky moc!

 

[jonw0224]

Môžete použiť viac systémov súčasne naplánovaná tak, aby oni vzorky v poradí. Každý ADC môže mať svoj vlastný vyhradenú pamäť a kontrolu, ale načasovanie je v zhode. Tu je príklad: Predpokladajme, že ste mali 2 ADC, aby každá vzorka na 50 MHz, ale načasované tak, aby vzorka v tomto poradí: ADC1 - Ukážky a0 ADC2 - Ukážky a1 (10 ns neskôr) ADC1 - Vzorky a2 (10 ns neskôr, ale 20 ns po pred ADC1 vzorka) ADC2 - Vzorky a3 (10 ns neskôr, ale 20 ns po predchádzajúcom ADC2 vzorky) atď Bolo by ľahké prečítať pamäti takým spôsobom, aby sa rekonštruovať údaje (tj [a0, a1, a2 , a3, ...]). Ekvivalent bude výber vzorky 100 MHz. V prípade opakovaného priebehu, môžete urobiť to isté s jediným odberu vzoriek ADC v rôznych časovania po viac triggerov. Predpokladá sa, že priebeh sa nemení, takže môžete ochutnať odlišne na viac období a zastupovať ju tak, že vzorky počas jedného obdobia. Tu je príklad: Trigger Event ADC - Ukážky a0 (10 ns po spustení) ADC - Vzorky a2 (20 ns neskôr, 30 ns po spustení) ... Ďalšie Trigger Event ADC - Vzorky a1 (20 ns po spustení) ADC - Vzorky a3 (20 ns neskôr, 40 ns po spustení) ... Rekonštrukcia s cieľom [a0, a1, a2, a3 ...] a ekvivalentná vzorkovacia frekvencia je 100 MHz. -Jonathan

 

[Vacuum]

Ahoj jonw0224. Ďakujem za dobrú vysvetlenie. Viete, metódy, ako realizovať odber vzoriek v ekvivalentnom čase (RIS režim)? Snažil som sa použiť analógový komparátor s FPGA (FPGA má 1 čítač - s 100MHz hodiny, 2 proti - s 99.0099Mhz hodiny) Potom som rozdiel v okrajoch asi 100pS * N (kde N-počet hodín). Ale tento režim sa zdá dostatočne fungovať. Teraz sa snažím používať PLL v prístroji StratixII. Nemôžem prekonfigurovať na lietať a meniť fázy hodiny. Prišiel som k záveru, že som potrebovať totálne ANALOG synchronizácia obvodu, a ADC by tiež nemal taktovaný z FPGA :-(. Čo potom by som mal použiť? Prosím, pomôžte.

 

[echo47]

Môžete si kúpiť 1 Gsps ADC. Tu je niekoľko príkladov: http://www.national.com/appinfo/adc/ghz_adc.html http://www.maxim-ic.com/quick_view2.cfm/qv_pk/2092 Môžete uložiť 1 GB / s do pomalší pamäte RAM jednoducho prenášať viac bytov súčasne do širokého RAM. Zaujímalo by ma, ako Tektronix vzorky pri 50 Gsps, ako v týchto odborov: http://www.tek.com/products/oscilloscopes/dpo70000_dsa70000/index.html Možno užitočné, ale nie moc implementačné detail: " Real-Time Equivalent Versus-Time Sampling " Možno užitočné: Niektoré FPGA majú schopnosť dynamicky nastaviť oneskorenie na vstupe alebo výstupe pin. Použil som Virtex-4 "IDELAY" na generovanie impulzu okraj, ktorý sa postupne pohybuje v krokoch po zhruba 75ps. Veľkou nevýhodou je Virtex-4 nemožno zmeniť interval veľmi rýchlo.