Ako používať IP jadier v Xilinx?

[sandeep_sggs]

Ahoj ma biginner v Verilog / VHDL. Chcem vedieť, ako používať IP jadra? Aj keď (IP jadra), sú úplne voľne k dispozícii. Ja používam Xilinx9.1i Láskavo mi pomohol. niektoré špecifické literárne vždy welcom. vďaka a pokiaľ ide o

 

[asicganesh]

Skúste použiť Xilinx základný generátor pre generovanie IP jadra (Netlist v Edif alebo NGC Format) sa dá u právnickej osoby alebo nahor Podrobnosti o modul prístave potom, čo si vyberiete vhodné parametre pre jadro. U prístavu je potom mapy alebo vytvoriť inštanciu tejto základnej od vášho návrhu ..

 

[cheggy]

Ahoj, existuje veľa voľného jadra zahrnúť do ISE, môžete skontrolovať `em sa pomocou jadra generátora. Stačí "Pridať nový zdroj", vo svojom projekte a zvoliť základný generátor súbor doplniť, potom uvidíte zoznam dostupných jadier. Keď raz vytvorený, môže jadra. XCO súbor byť zahrnuté v návrhu.

 

[shiv_emf]

No, keď sa u ISE potom u môžete prezrieť mnoho vecí. U môžete urobiť plnom prúde ASIC design. Pre začiatok! U stačí vyskúšať realizáciu delič obvodu.