ako poskytovať informácie v Spartan3 čipe FPGA (naliehavo)

[Ravindra Kalla]

nazdar,
aj z architektúry, v tom 19 osembitového vstup a výstup 15 bitov je ich, a architektúry bude kandidovať na 16 hodinový cyklus, a pri každej pozitívne okraja hodín musím dať 8 bitov na vstupe do všetkých 19 vstupných pin.this progrm i simuluje Verilog xilinx.now já potreba implementovať do Sparten chip.so prosím, daj mi myšlienka, ako sa implement.how, aby vstup do Sparten čipu buď maually alebo pomocou počítača.
Dajte suggetion immidiatly.

 

[daisy]

nazdar,
stačí stiahnuť zadarmo Xilinx ISE WebPack.
V dokumentácii nájdete podrobný opis, ako skĺbiť váš návrh a generovanie bitového toku, ktoré možno stiahnuť do FPGA.
To je viac či menej len tlačidlá prácu v prípade, že Váš dizajn je veľmi jednoduchý.
Pre stiahnutie bitového toku, ktoré budete potrebovať kábel, ktorý musíte pripojiť k počítaču a spartan zariadenia.
Samozrejme môžete tiež program plesu / flash, zo ktorých bude bitového toku bude čítať zo spartan zariadenia.
Znovu podrobne Desription sa v dokumentácii ISE a manuály FPGA.

 

[omara007]

skúste použiť chipscope ..