ako písať Verilog kódovanie pre desiatkovú hodnotu

[siva_7517]

Nazdar,

V súčasnej dobe som projektovanie Rýchla Fourierova transformácia (FFT), čip.Medzitým som sa cez desiatkovú hodnotu a zároveň robiť pre výpočet FFT.Príklad:

x (1) = - 0.707c 0.707d

Ako môžem reprezentovať hodnotu 0,707 v Verilog kódovanie?

thanx

 

[bangash]

skutočné delta; / / define reálne premenné
počiatočné
začať
delta = 707e-3 / / delta účelovo vo vedeckej notáciu.
delta = 0.707, / / Robiť priradená hodnota 0.707
koniec

 

[libing]

Myslím, že by ste mali previesť desiatkovej do binárnej.
x (1) = - 0.707c 0.707d
Napríklad, ak si definovať reg [15:0] para udržať 0,707
0,707 => 65536 * 0,707 = 46333,952 = 46334.
Pri dokončení spočítať, môžete kliknúť pravým posun 16 bit

 

[siva_7517]

Nazdar,

Ale toto kódovanie Nižšie je non-synthesizeable.Myslím, že toto kódovanie používa pre testbench.
Opravte ma, či im zle.

skutočné delta; / / define reálne premenné
počiatočné
začať
delta = 707e-3 / / delta účelovo vo vedeckej notáciu.
delta = 0.707, / / Robiť priradená hodnota 0.707
koniec

Vďaka

 

[jjww110]

môžete použiť
1000 * x (1) = 1000 * - 707C 707D