Ako navrhnúť PFD v nábojovej pumpy PLL?

[sandip_micro]

Dobrý deň, priatelia chcem sa opýtať čo je konštrukcia poriadku detektor Frequenct fázy bloku? V PFD bloku sme videli 2 D Flip prepadne a jeden a brány. Vstupné signály sú: REF a fedback a RESET výstup singals sú: UP a DN ak VCO FREQ = 200 MHz Frekvenčný rozsah vstupného = 3 MHz ~ 800 MHz

 

[amarnath]

len na PFD Johansson, pretože vaša frekvencia je veľmi vysoká. Myslím, že pre PDF fungovať správne aj pri vysokej frekvencii oneskorení cez PFD musí byť menšia. sa môžete obrátiť na papier Johansson v JSSC Amarnath

 

[sandip_micro]

Heel Amaranath Chcem vedieť všeobecný návrh poriadku PFD bloku? Môže byť i / p = frekvencia 100MHz Tak ako začať? Do u nejaké PDF, ktoré vysvetľuje design PFD bloku?

 

[amarnath]

PFD je len dva d žabky a brány NAND obnoviť obaja, veľkosť tranzistorov zodpovedajúcim spôsobom. Tiež si to zistí simulácie šírku mŕtve zóny a potom nastaviť reset cestu oneskorenie o niečo väčší, než mŕtve zóny šírku. Amarnath