ako nájsť hodín porúch

[BoTig]

Ahoj, ja som návrh hodín modul pre ASIC. Toto je moja prvá skúsenosť v oblasti dizajnu hodiny modulu. Pre syntézu som pomocou prekladačov. Neviem, ako dať obmedzenia na generované hodiny. Môže niekto mi dať nejaké info. Tiež je možné si overiť pomocou glithes prekladačov na vytvorené hodiny. Alebo jediný spôsob, ako sa po syntézy simulácia? Ďakujem mnohokrát.

 

[master_picengineer]

Máte na mysli všetky digitálne PLL?

 

[BoTig]

Je to jednoduchšie potom PLL. Mám 2 hodiny asynchrónne vstupy a výstupy 5 hodín. Je to len hodiny delič. To nie je obtiažny modul chápem. Ale to by malo byť závada zdarma. Už som navrhol modulu a spolupracuje s funkčnou simulácie. Ale ja neviem, to bude fungovať po syntéze.

 

[master_picengineer]

Ahoj, Ak používate Asynchrous brány (tj Muller Gates) jedná sa o modul, ani byť syntetizované a slučky sa apear. Iného, ​​dať viac informácií, prosím. S pozdravom, Master_PicEngineer

 

[BoTig]

Ahoj, Aby som bol úprimný, neviem, aké sú Muler Gates: D (ak máte nejaké odkazy bude to veľmi ocenia: D) som pomocou asynchrous brány, ale tam nie je žiadne slučky. To môže byť byť syntetizovaný som sa snažil. Ale neviem, ako skontrolovať, alebo obmedzenie hodiny modulu. Ako si môžem byť istý, že to bude fungovať v IC? Vďaka.

 

[master_picengineer]

Ahoj, spojené Obmedzovanie návrhy doc Dúfam, že to pomôže.

 

[master_picengineer]

Ďalšie materiály na asynchrónne obvodov: http://www.mrc.uidaho.edu/mrc/people/jff/540/index.html