ako interpretovať hardware generovaná z VHDL kód

[s3034585]

Dobrý deň môže niekto mi povedať, ako interpretovať hardware vyrobené z VHDL kódu. Čo na tom záleží, aby pri vykonávaní zmien, ako je použitie signálov namiesto premenných alebo zmenou citlivosti zoznamu. Kde môžem získať čítanie na túto tému. Vďaka

 

[eltonjohn]

HI 303 ... HUmmm. , Ktorá vyzerá ako moja predčíslie! Počúvajte .. Vyzerá to, že ste nováčik vo VHDL ..,, To je v poriadku .. ypu potrebujú dobrú knihu. Tiež viem, že som dobrý spôsob, ako vždy rady začiatočníkom .. Použite Xilinx ISE je schematicky výstup bloku výroby. Pri písaní VHDL, .. skompilovať a potom vidieť bloková schéma vyrobené .. ukáže všetky žabky, registre a ďalšie logické primitív .. Je to moc pekné,. Zmeniť túto sem a tam a vidieť hneď bloková schéma syntetizované pomocou ISE .. Získajte ISE zo stránok XILINX web .. je to len 5 dolárov objednať!

 

[jelydonut]

Dobrá kniha na túto tému je syntézou VHDL Primer. Zahŕňa procesy, atď, a ako previesť priamo do brány úrovni schémy .. Čítal som syntéza Verilog Primer a bolo to dobré! jelydonut

 

[geconom]

Môžete tiež skúsiť hľadať na internete (napr. Google) pre prezentáciu univerzity na tému "syntetizovatelné pojmy VHDL". Tam uvidíte rozdiely medzi signálmi a premenné a mnoho ďalších vecí. Post-syntéza schémy môže byť veľmi užitočné, ako je uvedené vyššie.

 

[AlexWan]

[Quote = jelydonut] Dobrá kniha na túto tému je syntézou VHDL Primer. [/Quote] Ahoj, môžem jelydonut nám povedať, kde môžeme nájsť vo formáte PDF vízie knihy? Dúfam, že budem môcť čítať na zlepšenie mojej syntézu poznatkov. Ďakujem

 

[gerade]

pozrite sa na MCU http://www.mcu.cz/atm/index.php?&direction=0&order=&directory=eBookOld ide

 

[delay]

V podstate je potrebné dostať svoje ruky na dokumenty, ako je dizajn pre syntézu. Tiež je potrebné experimentovať s kódovaním štýlov, aby ste zistili, ako RTL schéma mení so zmenou kódu.