Ako dosiahnuť prietoku z schéma na autolayout?

S

smilodon

Guest
Ahoj všetkým, môj tím dosiahnuť analógové deliče pomocou analógového metóda, kadencia simulácie. Moja otázka je, kto vie tok schémy dosiahnuť Auto P & R? To znamená, bude schéma Designer mi schéma, ako sa môžem dosiahnuť rozvrhnutie pomocou nástrojov ako je Astro apríli alebo v prípade zo schémy? Pre schéma je veľmi veľký, bude používať vlastné rozvrhnutie trvať dlho. Vďaka!
 
Podpora staré tému tým, že prvá reakcia na neho. . . :) Cadence má rad výrobkov z NeoLinear obstaranie tzv NeoCircuit a NeoCell, ktorý sa veľmi to isté. To sa v schéme tranzistorové úrovni netlist so stanovenými W / L pomery a komponentov, ako sú viečka a odpory, a v podstate vytváraný rozložení z nej. Nie som si istý, ako populárny produkt, ale viem o niekoľkých spoločností, ktoré investovali v ňom. Myslím, že na túto otázku môže byť viac relevantné v analógovej fóra obvodov. - AY
 
Laker? z kremíka plátno? Majú produkt, ktorý má tranzistorové úrovni schému a prevádza do usporiadania? Môžete, dajte mi vedieť na názov výrobku. Ja by som mal záujem v experimentovanie s týmto. Je Laker výrobok stabilný? - AY
 
Analógových obvodov nemôže vykonávať autolayout (alebo place and route) ako digitálny okruh. Tam sú niektoré techniky na urýchlenie upthe usporiadanie procesu, ako je použitie pcell, nákres pohonu (SDL), atď, rýchle automatické miesto a cesta, ako Cadence IC umelec. Ale v podstate, čo musíte urobiť ručne.
 
Beta1 je produkt NeoCell z Cadence Virtuoso robiť to, čo ste povedal, čo je dôvod, prečo som odpovedal na pôvodnú otázku. NeoCell prevádza analógový schéma buniek a silná obmedzenia a pokyny je možné previesť do fyzickej syntézy. Nazvime to auto-bunkové syntézy miesto a trasa pre analógové. Tento nástroj naozaj has'nt pochopil, pretože analógový návrhári potrebujú flexibilitu pre vlastné nastavenie. Opravte ma, ak sa mýlim, ale tu je datasheet. http://www.cadence.com/datasheets/4922_VirtuosoNeoCell_DSfnl.pdf Tiež dajte mi vedieť, ak ste sa dostali šancu vyskúšať NeoCell, čo som pochopila, je integrovaný do platformy Virtuoso ako doplnok na. - AY
 
Hlavný problém použiť Neocell je podpora PDKs. TSMC nepodporuje, a ich Pcell nie sú kompatibilné. Je príznaky chyby pri používaní. Avšak, pre opamp, trvá 1hod vstupovať do všetkých zodpovedajúcich a dobre, kryt-ring, presluchy, šírka wire, vedenie charakteristika (šírka, výška bunky, ...) ... Potom, analóg P & R spracovanie sa zase 1 hodinu. Takže to je trochu rýchlejšia ako manuálne smerovanie pomocou VXL a Pcell. OkGuy
 

Welcome to EDABoard.com

Sponsor

Back
Top