Aký je najlepší spôsob, ako vytvoriť nový vektor veľkosti Nbits vo VHDL?

[pixel]

Potrebujem vytvoriť nové vektor veľkosti Nbits, kde sú najviac sinificant bity vyplní A (4). Aký je najlepší spôsob, ako na to? A: v std_logic_vector (4 downto 0), B: v std_logic_vector (Nbits-1 downto 0); To funguje iba vtedy, pokiaľ viem, Nbits B = ((4) a (4) a .... (4) a (4) a)

 

[FvM]

Najviac flexibilný spôsob je pomocou cyklu for, a to buď v procese, alebo pre generovanie. BitGen, lebo som počas 4 až NBITS-1 ZÍSKAVANIE B (I)

 

[achandra]

Je oznámenie, ako je B = ((ostatní

 

[FvM]

Tieto dve syntaxe je možné: BA (4)) a, BA (4), 3 => (3), 2 => (2), 1 => A (1), 0 => A (0) );

 

[pixel]

Danke Schön MKO, má Verilog majú ekvivalent k "ostatným"?

 

[FvM]

Verilog nemá vytvárať adekvátne VHDL kameniva , ktorá bola použitá v oboch príkladoch. Výraz je možné zapísať pomocou zreťazenie a replikáciu, ďalej využívať nbit ako parameter dĺžky.