ADPLL DESIGN HELP

[talk2god]

Dobrý deň, Môže mi niekto pomoct von?: Som navrhovaní Digitálny PLL s frekv centrom. z 2.048Mhz s rozstupom 100 Hz. Mám 66Mhz kryštál a na dosiahnutie tohto kroku, veľkosť, počet hodnota frakčnou-N čítač je príliš vysoká. Ako prekonať tento problém: roll:

 

[hanstarro]

Chystám sa realizovať VHDL ADPLL v najbližších týždňoch. Našiel som dobrý vysvetlenie adplls na:. Http://www.aicdesign.org/2003% 20PLL% 20Slides/L050-ADPLLs-2UP (9_1_03) pdf napríklad adpll kód možno nájsť na adrese: www-unix.ecs.umass.edu / ~ djasinsk / pll.html , keď zistíte, ako dobrý alebo zlý príklad prevedenia je, dajte mi vedieť, prosím. ide Hans

 

[Serg_SV]

Zarling má veľmi zariadenia pre rozhodovanie váš problém.