8-bit data 4-bitové snímača (Verilog HDL)

[sickmuse]

Dáta, ktorá je odoslaná z FPGA je v 8-bitovej podoby. Vzhľadom k tomu, kodér na vysielači obvody môžu prijímať len 4 bity. Rôznych kódovacích boli vyskúšané, ale to len nezdá do práce. Každý, kto urobil niečo podobného skôr? Alebo je tam nejaký vzorka kódovanie na to? Vďaka! : D

 

[yx.yang]

Môžete poslať z 8 bitov dát v dvoch balení. To znamená: prvý rozoslať trochu [07:04], a potom vyslať bit [03:00].

 

[sickmuse]

A čo dostane časť? Správna rada môže prijímať DE1 celkom dobre. Ale to je displej zle. Predpokladám, že to má zobraziť všetky 8-bit, ale len 4 LED diódy sa rozsvietia a neustále mení od MSB k LSB, a vice versa. to nevyzerá, že dohromady dva 4-bitových dát do 1 jediného 8-bit.