>

[Anil Rana]

Zdravím všetkých
Potrebujem nejaké informácie o systéme Verilog.Prosím, pomôžte mi v tomto ohľade

1) je systém Verilog široko používa?
2) môžem použiť systém Verilog v roku 2001 Verilog prostredia, tj je to dozadu compitable s Verilog?
3) aké nástroje podpory systému Verilog? Do NC-Verilog podporiť? Sú tu nejaké špeciálne príkaz iná ako tie obvyklé v nástroj pre simuláciu systému Verilog?
4) Je to funkcia ako syntetizovatelné a simulácia špeciálne konštrukcií?
5) Ako sa naučiť systém Verilog?
6) Ako to fit s VHDL, systémový C, Vera a Specman?

 

[wadaye]

Ahoj Anil Rana,

Tu je niekoľko odpovedí.

1).Systerm Verilog nepoužívajte widle.

3).Niektoré nástroje podporujú systerm Verilog, pls skontrolovať užívateľskej príručke / release info pre potvrdenie.Pridané po 2 minútach:Ahoj Anil Rana,

Tu je niekoľko odpovedí.

1).Systerm Verilog nepoužívajte widle.

3).Niektoré nástroje podporujú systerm Verilog, pls skontrolovať užívateľskej príručke / release info pre potvrdenie.

 

[Zhan]

(1) NC-Verilog systém podpory Verilog v ISU56
(2) Systém Verilog fit pre špecifikáciu systému, je to podmnožina môže byť použitý k syntéze

 

[aji_vlsi]

Anil,
Niektoré odpovede:

Anil Rana napísal:

1) je systém Verilog široko používa?