čo zle v tejto VHDL kód plz pomôžte mi

[grittinjames]

hai priatelia Dostávam chybu, ako je tento WT je presne problém v tomto, ako môžem vyriešiť túto chybu: XST: 827 - D: / VHDL / myfreq / count.vhd linka 27: Signál aa nemôže byť syntetizovaný, zlé synchrónny opis . CHYBA: XST nepodarilo knižnica IEEE, použitie IEEE.STD_LOGIC_1164.ALL, použitie IEEE.STD_LOGIC_ARITH.ALL, použitie IEEE.STD_LOGIC_UNSIGNED.ALL, - Vložte nasledujúce riadky použiť vyhlásenia, ktoré sú - za predpokladu, pre konkretizáciu Xilinx primitívne prvky. - Knižnica UNISIM, - použitie UNISIM.VComponents.all, subjekt je počet Port (HRZ: v std_logic, MSR: v std_logic, DISP: z std_logic_vector (6 downto 0), sel: z std_logic_vector (2 downto 0); muxfreq : v std_logic, oflo: z std_logic), koniec počítať, architektúra správanie grófa je signál dsp: std_logic_vector (6 downto 0), signál, aa, ab, bb, c, cc: std_logic_vector (3 downto 0), začne proces (HRZ, MSR) variabilný i: integer: = 0; začať if (rising_edge (HRZ)) potom

 

[nand_gates]

Tu je opravený kód! Problém bol v tom nemôžete dostať Flipflop dve hodiny! VHDL je HDL pomocou programovacieho jazyka znamená predovšetkým, že hardvér potom pomocou VHDL len popisujú to!

 knižnica IEEE, použitie IEEE.STD_LOGIC_1164.ALL, použitie IEEE.STD_LOGIC_ARITH.ALL, použitie IEEE.STD_LOGIC_UNSIGNED.ALL, - Vložte nasledujúce riadky použiť vyhlásenia, ktoré sú - pokiaľ pre konkretizáciu Xilinx primitívne prvky. - Knižnica UNISIM, - použitie UNISIM.VComponents.all, subjekt je počet port (HRZ: v std_logic, MSR: v std_logic, DISP: z std_logic_vector (6 downto 0), sel: z std_logic_vector (2 downto 0); muxfreq : v std_logic, oflo: z std_logic), koniec počítať, architektúra správanie grófa je signál dsp: std_logic_vector (6 downto 0), signál, aa, ab, bb, c, cc: std_logic_vector (3 downto 0), začne proces (HRZ, MSR) variabilný i: integer: = 0; začať if (HRZ), potom

 

[nxtech]

Nezdá sa, že sa nič zlého kódu. Problém môže byť XST. Musím bežať do instaces, kde som musel zadať vnútorných signálov hodnoty pred procesom. Daj to skúste a uvidíte. Len nezabudnite, že čo sa týka týchto bezplatných nástrojov sa niekedy dostanete, čo si zaplatí. XST je dobrý nástroj, ale má svoje momenty, kedy sa ukazuje, že nie je v rovnakej lige ako povedať Symplify. E

 

[darylz]

iba časticová vzor môže byť syntetizovaný k logike ... nájdete v príručke k syntéze nástrojov ... Ako