Čo znamená hodiny priechodka znamená?

[prasadel06]

Ahoj .. čo znamená hodiny priechodka ..... Ako znížiť, že ... thanss

 

[lakshman.ar]

hodín Priebežné poňatie je vhodné u Wen do dizajnu oddielu. predpokladajú sa u 2-3 oddiely v ur designu a teraz, ak CLK pre druhý oddiel HS prejsť prvý oddiel, potom nevie, nástroj, ktorý je zdrojom alebo koreň čap ČLK pre druhý oddiel, potom u nutné špecifikovať hodiny, "prejdú" Hodiny v prvej oddiel! i, e v skutočnosti, namiesto toho, CLK priamo išiel až do druhého oddielu, oddielu prvého sa napája pomocou CLK (prechádza), na druhej jeden. Ak nie je žiadna iná ísť, potom prejdú možnosťou je jeden. Else znovu do projektu rozdelenia, ako THT hodiny nie je kŕmené, po 1. oddiel 2. jeden! PS: CDU - Hodiny distribučná jednotka je umiestnená ako THT CLK pre druhý oddiel má prejsť jeden alebo viac oddielov v dizajne WBR Lakshman

 

[prasadel06]

Ahoj Laxman ..... Ďakujem za odpoveď .... ale nie som dostať ... vlastne v projekte ..... Ja používam dosiahol XNOR pomocou CMOS s hodinami som stále výkyvy v stabilnom stave, tj keď sa hodiny aplikovaný .... Hoe znížiť, že hroty ...

 

[carv_13]

Neviem, či to bude fungovať, ale môžete skúsiť prejsť hodinového signálu pomocou niekoľkých meničov. To by mohlo dať hodiny, ktoré Nemá nemá hrotmi. Je to len návrh a ja som sa snažil to. Môžete si to skúsiť.

 

[lakshman.ar]

@ Prasadel06 Ohhhh .... ok! U chcel povedať, je u gating hodín cez bránu XNOR to je??. môžu u Žalobný mi signálom Wat Snažíte sa brána s CLK? U roztočov je stále závady v CLK kvôli iný signál u THT sú hradlování CLK sa! môže u pls povedzte mi, z ktorého logiky / blok je ďalší signál k XNOR Gare z? cos s THT, môžeme si riešenie! ! WBR Lakshman

 

[shiv_emf]

priechodka a závady! Závady R obvykle pozorovať vďaka kombinačné logické ... PLZ pozrieť ... Je to statické alebo dynamické závada?