Čo je na hodiny gating nastavenia a ako to ovplyvní načasovanie?

[hrushitha]

to, čo je čas gating nastavenia, a povedzte mi niečo o hodiny gating, a ako to ovplyvňuje časovanie thank

 

[nanda_kishore]

Ahoj, Clockgating reguluje šírenie hodiny do určitého bloku .. Predpokladám, že nám to, že je balíček na čip, ktorý doesnot nejaké práce na dlhú dobu .. potom šírenie hodiny na to modul je iba plytvaním energie (ako hodiny má najvyššiu Počet prechodov 1 - 0 a naopak.), takže sa budeme snažiť zastaviť hodiny šírenie tomuto modulu .. Budeme pokračovať šírenie hodiny, kedy je to potrebné .. teda, keď blok je v prevádzke .. ako sa to robí? To je to, čo sa nazýva ako pojem clockgating .. s dvoma vstupmi a brány a opraviť jeden vstup do hodiny, a iný k ČLK povoliť alebo čipom, umožňuje (Za predpokladu, že CLK / čip umožňuje aktiváciu na vysokej logické). potom výkon a brány je CLK len vtedy, keď čip / CLK umožňuje vysoká inak vždy logická 0. Toto je známe ako clockgating .. Jednou z nevýhod od hodiny gating je v okamihu, keď prechádza a / NAND, bude považovaný všeobecne prepínanie signálu a hodiny nárazníky bude nomore znie v ceste .. Tak to je vždy vhodné mať čas brána veľmi blízko k bloku, ktorý chcete robiť clockgating tak, že žiadne ďalšie Nárazníky sú požadované medzi nimi.

 

[srkumar81]

Hodiny vtokových je v podstate urobiť pre zníženie spínacím výkonom flop. Okruh je ako prepadák, v ktorom jeho hodiny je vstup bránou pomocou a brány. druhý vstup a brána je riadiaci signál. môžete vidieť na obrázku. Nemyslím si, že to zmení časovanie čipu

 

[hrushitha]

predovšetkým Ďakujem, a mám ešte jednu pochybnosť, že je, ako sa rozhodnúť, nastavenie času hodín brány (môj návrh má TLATNTSCAX8) a povedať o noGating rastie vďaka možnosti

 

[p_shinde]

Teraz chová astro hodiny gating cestu ako hodiny cesty, a nie signálové cesty ...... tak to pridá hodín vyrovnávacej pamäte iv tejto ceste vtokových CLK ...... po nastavení príslušnej voľby v časovej okno .. .... To bol nástroj Synopsys ....

 

[nanda_kishore]

na otázku .. "Ako sa rozhodnúť, nastavenie času hodín gate" Je to ako dátové cesty analýzy .. Conside rovnakom diagrame Pridal srkumar81 ... tu v porovnaní s bežným scenárom .. PIN CLK pre bránu zodpovedá PIN CLK na flop všeobecne scenár a "CNT" PIN k bráne D PIN pre flop vo všeobecnom scenári ... Takže Rovnaké pravidlá platia pre tieto hodiny brány rovnako ...

 

[vlsichipdesigner]

Podrobná diskusia o clockgating alebo inak označované ako hodiny na vyžiadanie, a to, čo všetko sa starať, čo bude výhodou je diskutovaná http://www.vlsichipdesign.com/clockondemand

 

[omara007]

okruhy hodiny vtokových sú závislé na technológii a to zvyčajne sa vykonáva jednoduchým pridaním A brána, ako je uvedené vo vyššie uvedenom schéme.

 

[quan228228]

Podrobné informácie nájdete PREDANÉ Docum. priloženej časti sprievodca sú pokročilými užívateľmi. V priloženom súbore sú časové analýzy čas gatting podrobne vysvetlil. Myslím, že tento súbor môže pomôcť u.

 

[cihchenlin]

Vďaka, dozvedieť sa viac

 

[TomPaul]

Vďaka, dozvedieť sa viac

 

[hrushitha]

vďaka moc priatelia