Čo je bežné použitie formátu súboru pre I / O bloky v toku ASIC?

[elektor]

Ahoj, myslím, že o niečo podobného, ​​ako je napríklad UCF v FPGA Xilinx. Hlavne som sa zameriavajú na vpred alebo vzad poznámky s informáciami o IO Pads umiestnenie v ASIC toku. Možno má niekto nejaké materiály, alebo informácie o tejto téme? Aký formát má SOC Encounter, aby tieto informácie? Možno, že niekto môže poskytnúť tu niekoľko riadkov?

 

[azerm]

Ahoj, PAD vloženie ASIC je veľmi differenent s FPGA. Neexistuje žiadny dobrý spôsob, ako pre automatické vkladanie pad, namiesto toho, designer môže dať každý PAD na najvyššej úrovni netlist rovnako ako iné bloky. Aj ďalšie problémy, ako je PAD napájanie a zem, multi_supply bloky, ESD pravidlá, plniva a kladivo a ... Musí byť consdered.

 

[elektor]

[Quote = Azeri] Dobrý deň, PAD vloženie ASIC je veľmi differenent s FPGA. Neexistuje žiadny dobrý spôsob, ako pre automatické vkladanie pad, namiesto toho, designer môže dať každý PAD na najvyššej úrovni netlist rovnako ako iné bloky. Aj ďalšie problémy, ako je PAD napájanie a zem, multi_supply bloky, ESD pravidlá, plniva a kladivo a ... Musí byť consdered. [/Quote] Samozrejme som pochopil, že to je veľmi odlišné. Ale napríklad Silicon Ensemble mal *. MOV súbor s IO umiestnenie podložky. Čo sa týka ďalších PAD otázok ... Máte nejaké materiály o týchto pravidlách. Napríklad: koľko energie a krajinu vankúšiky potrebujem a kam ich umiestniť?

 

[jtonfat]

Ja by som naozaj ocenia to vedieť taky!. Učím Cadence Design tok z RTL do GDSII a som v pasci s tým. Ja som sa hľadať kadencia manuály, ale nenašiel som nič.