Úvahy priepustnosť pamäte v DDR dizajne rozhraní

[seeya]

Konštruktéri systémov merania typicky požiadavky výkonu pamäte v kombinácii dvoch situácií: štatistická analýza šírky pásma priemere za veľký vzorku očakávaných kolies a deterministický rozbor menší súbor konkrétnych cyklov ", musí vyplniť" úlohy. Niektoré aplikácie je úplne v jednej alebo druhej z týchto oblastí, ale väčšina bude nejaká kombinácia týchto dvoch. Výkonnostné požiadavky sú ohraničené niekoľko obmedzení a možnosti: veľkosť pamäte potrebnej pre systém I / O zbernici, celkový počet pinov venovaný na pamäťového subsystému, moc rozpočet, treba parity alebo korekciu chýb, náklady. Synchrónny spomienky široko v použití dnes, aby výpočet šírky pásma i štatisticky a deterministicky predovšetkým jednoduchou úlohou, ak je oboznámený s pre čítanie a zápis obrátky pre SRAM a DRAM, a účinky banky aktivácia DRAM. Prosím, ref: h ** p: / / www.eedesign.com/story/OEG20030609S0067

 

[mami_hacky]

Hum! Už ste niekedy navrhli svoje vlastné pamäťový radič? Máte nejaké skúsenosti s DRAM zariadenia, alebo už ste niekedy tryed získanie určitého pásma z pamäte komponenty? Viete, problémy designu pamäťový radič v VLSI? Ak sa niektoré telo vám navrhnúť 25 Gb / s pre ukladanie dát s využitím dostupných jednotiek DRAM pamätí, čo mu poviete? práca je úplne nemožné? alebo tam sú nejaké zložité riešenie?