Pravidlá | Posledné príspevky | RSS tému | Vyhľadávanie | Registrácia | Prihlásenie

Synchrónne a asynchrónne design SOC stretnutia


Post new topic Reply to topic EDAboard.com Obsah fóra -> ASIC Design Metodiky a pomôcky (digitálne) -> Synchrónne a asynchrónne design SOC stretnutia
Autor Správy
vlsitechnology



Založený: 01 Nov 2007
Príspevky: 262
Pomohol: 6


Post 06 Nov 2007 19:47

Synchrónne a asynchrónne design SOC stretnutia

Aký je rozdiel medzi synchrónne a asynchrónne design

Ak máme dve hodiny v synchrónnym prevedení potom bude šanca, že moje prekrútiť nebude spĺňať konštrukčné požiadavky po tom optimalizácia potom aj v tej dobe, ako shd aj optimalizovať design?
môže mi niekto vysvetliť?
Späť na začiatok
Google
AdSense
Google AdSense
Post 06 Nov 2007 19:47

Reklamy



Späť na začiatok
gliss



Som Užívateľ: 22 apríl 2005
Príspevky: 670
Pomohol: 61
Miesto: Boston


Post 06 Nov 2007 20:40

Synchrónne a asynchrónne design SOC stretnutia

Synchrónne systémy sú riadené hodinami sietí. Asynchrónny tie nie sú. SOC má automatizované nástroje pre načasovanie analyzis a optimalizáciu. Môžete spustiť týchto nástrojov sa v rôznych častiach toku. Po hodinovej strom syntézu môžete vykonať optimalizáciu, ako pohybujúce sa okolo blokov a zmeny / doplnenie hodiny nárazníky.

Napríklad, ak tam je príliš veľa scew, môžete nahradiť a presmerovanie dizajn, zmena času strom režim, používať rôzne buffery / etc. Ak tak urobíte optimalizácia, zrejme ste sa používa viac priestoru a viac sily,

Aj väčšina dobrých ASIC knižniciach sú dvakrát nárazníkov, jeden pre všeobecné použitie a jeden špeciálne pre hodinové signály, uistite sa, že používate tie správne.
Späť na začiatok
Arabské znenie Bulharská verzia Katalánsky verzia Česká verzia Dánska verzia Nemecká verzia Grécke znenie Anglická verzia Španielska verzia Fínska verzia Francúzska verzia Hindčina verzia Chorvátska verzia Indonézska verzia Talianska verzia Hebrejská verzia Japonská verzia Kórejská verzia Litovská verzia Lotyšská verzia Holandská verzia Nórska verzia Poľská verzia Portugalské znenie Rumunská verzia Ruská verzia Slovenská verzia Slovinské znenie Srbská verzia Švédska verzia Tagalog version Ukrajinčina verzia Vietnamské verzia Čínska verzia
Post new topic Reply to topic EDAboard.com Obsah fóra -> ASIC Design Metodiky a pomôcky (digitálne) -> Synchrónne a asynchrónne design SOC stretnutia
Strana 1 z 1

subj

text

Všetky časy sú v GMT 1 hodina
Podobné témy:
Synchrónne a asynchrónne Design (10)
Synchrónne vs Asynchronous design (12)
Aký je rozdiel Cadence SOC stretnutia a prvé stretnutie (3)
synchrónny a asynchrónny (13)
Synchrónne a asynchrónne (4)
Rozdiel medzi soc stretnutia a prvé stretnutie (4)
@ Lter: Asynchrónne Synchrónne vs obvodov (2)
Je synchrónny alebo asynchrónny design prednosť? (3)
Asynchrónne synchrónne & State Machine Design-VHDL (5)
Frustrovaný Bottom-up oddiel design stretnutie SOC (1)


Zneužitie | | Administrátor | | Moderátori | | Podporte nás | | mapa stránok
tému RSS