| Autor | Správa |
|---|
girih192002
Založený: 04 august 2007
Príspevky: 15
|  26. októbra 2007 14:38 ako potlačiť vypnutie čipu 0.1uF v on-chip ldo regulátora napätia | | |
|
| Mám návrh ldo regulátor napätie 1.5V pre regulovaný dodávať výstupný prúd max 40 mA. Ale já mám problém, keď som pripojiť tento ldo s mojimi ďalšími čip modulu. je to dáva oscilliatig regulované výstupné napätie 1.5V s level.while pripojiť aj 0.1uF kondenzátor. tj mimo čip je v poriadku. vec je, že sa nemôže pripojiť 0.1uF vypnúť chip.beacause, mám modul tohto návrhu s inými konštrukcia modulu.
okopat bude aj prekonanie tohto problému ..... ? každý subjekt, vedel, že je potom prosím dajte mi vedieť .. |
|
| Späť na začiatok | |
 |
aryajur
Založený: 23 október 2004
Príspevky: 685
Pomohol: 73
Poloha: Sunnyvale, USA
| | 27. októbra 2007 11:04 Re: ako zakázať vypnutie čipu 0.1uF v on-chip ldo Napätie regul | | |
|
| | Musíte vymyslieť spôsob, ako kompenzovať váš regulátor v lepším spôsobom. Cesta k kompenzácie by hlavne závisí od druhu topológie, ktorý používate. Všetko Analog IC Design knihách sa veľa hovorí o vyrovnanie, inak odoslaním tu topológie a môžeme diskutovať a vyskúšať systémy pre odškodnenie. |
|
| Späť na začiatok | |
|
girih192002
Založený: 04 august 2007
Príspevky: 15
| | 27. októbra 2007 15:21 Re: ako zakázať vypnutie čipu 0.1uF v on-chip ldo Napätie regul | | |
|
| Vďaka za komentár.
Tu som sa pripojiť môj návrh súbor ldo. Fakt, alebo to môže byť i já nemohol pochopiť koncept ESR a ako sa vyrovnať obvode. tak, kluci, prosím pomôžte mi na vyriešenie týchto problémov. Mám otvorenej slučky zisk okolo 55 dB a úzkej slučky je zisk asi 7 dB. Prosím, dajte mi know.band rozdiel referenčné napätie 0,9 voltov a napájacie napätie je 2.2volts.
|
|
| Späť na začiatok | |
|
hung_wai_ming@hotmail.com
Založený: 05 január 2004
Príspevky: 370
Pomohol: 39
| | 27. októbra 2007 15:30 ako potlačiť vypnutie čipu 0.1uF v on-čip ldo regulátora napätia | | |
|
| Používate PMOS výstup. Je vždy potrebné výstupné uzáver pre dominantné pól odškodnenie, takže váš návrh je už zlyhal vo vašom prístupe.
Mali by ste ho používať mlynár viečko kompenzácie, aby sa op-amp pól byť dominantné, takže vám stačí menej strop pre výstup, alebo u NMOS používať ako výstup pre ďalšie preč výstupné pole na výstupe. Určite, Váš návrh bude pravdepodobne zlyhá |
|
| Späť na začiatok | |
|
waterski
Založený: 20. august 2004
Príspevky: 73
Pomohol: 2
| | 27 októbra 2007 15:34 ako potlačiť vypnutie čipu 0.1uF v on-chip ldo regulátora napätia | | |
|
| | Myslím, že vaša ekvivalent obvode, nie je správne. Ostatné čipovej nie 0.1uF, keď to funguje, alebo je potreba viac aktuálne. |
|
| Späť na začiatok | |
|
girih192002
Založený: 04 august 2007
Príspevky: 15
| | 29. októbra 2007 7:58 Re: ako zakázať vypnutie čipu 0.1uF v on-chip ldo Napätie regul | | |
|
| | hung_wai_ming (at) hotmail.com wrote: | Používate PMOS výstup. Je vždy potrebné výstupné uzáver pre dominantné pól odškodnenie, takže váš návrh je už zlyhal vo vašom prístupe.
Mali by ste ho používať mlynár viečko kompenzácie, aby sa op-amp pól byť dominantné, takže vám stačí menej strop pre výstup, alebo u NMOS používať ako výstup pre ďalšie preč výstupné pole na výstupe. Určite, Váš návrh bude pravdepodobne zlyhá |
Ahoj,
Môžete mi povedať, ako by som mal robiť veci, ku kompenzácii okruhu. aj naozaj schopná pochopiť koncept mlynár kompenzácie a dominantné pól. tak, hoši POMôŽEŠ mi to urobiť ..? Som čítanie koncept mlynár náhradu .. |
|
| Späť na začiatok | |
|
qutang
Založený: 25. október 2004
Príspevky: 315
Pomohol: 6
| | 29. októbra 2007 10:31 ako potlačiť vypnutie čipu 0.1uF v on-chip ldo regulátora napätia | | |
|
| | Váš res sieť tak nízka. |
|
| Späť na začiatok | |
|
hung_wai_ming@hotmail.com
Založený: 05 január 2004
Príspevky: 370
Pomohol: 39
| | 29. októbra 2007 12:54 ako potlačiť vypnutie čipu 0.1uF v on-chip ldo regulátora napätia | | |
|
| Ak chcete byť úprimný, váš návrh je koncepčný návrh, s príliš malý spätnoväzbová rezistor hodnoty (460/500), veľké DC prúd a nie vypnúť cestu, s veľkou únik nakoniec. Vaša PMOS výstup je príliš malý (w / l = 90u/0.13u), ako sa dá u dodať 40mA, ale stále môže nasýtiť vaše PMOS? Nemôžem uveriť, že to
Ty používa operačný zosilňovač l = 0.13, ako to? Vidím to urobil zle?
Máte 100ohm zapojený v sérii s viečkom = 10p, ako to? To vytvára veľký zvlnenia!
A 10p pre odškodnenie poly? Ako to, príliš malé!
V podstate by som sa domnievajú, je to úplne zlé konštrukcie a mal by byť kmita. Čo u simulovať PM? |
|
| Späť na začiatok | |
|
rajanarender_suram
Založený: 20. januára 2006
Príspevky: 182
Pomohol: 14
| | 30. októbra 2007 7:55, ako potlačiť vypnutie čipu 0.1uF v on-chip ldo regulátora napätia | | |
|
| girih ..
Skúste použiť Nmos priechodu prvkom vo vašom designu (výstup etapy) namiesto Pmos (od pmos vyžaduje výstup strop, ktorý bude pripojený na náhradu škody, zatiaľ čo Nmos doesnot), a vyrovnať váš operačný zosilňovač správne |
|
| Späť na začiatok | |
|
arghpok
Založený: 13 február 2007
Príspevky: 38
Pomohol: 1
| | 27 december 2007 19:07 Re: ako zakázať vypnutie čipu 0.1uF v on-chip ldo Napätie regul | | |
|
| To je jednoducho non-je to možné. Já úplne súhlasím s Huang. Ak chcete zdroj 40 mA súčasných váš pomer by mal byť 32000 / 1 cca. Je zrejmé, že ste si, že nie. Kde je vaša odškodnenie technika? Vidím len typické chyby amp (ne taký typický jeden skutočne) pomocou Miller viečko a potom výstupná fáze. Tieto odpory, v závislosti na aktuálnej poklidnou chcete a oblasti môžete stráviť na onchip pasívnych prvkov, môže byť v rozmedzí 100 ~ 500 kOhms.
Ak si to prejsť prvok pre NMOS alebo NPN Darlington config, sme už hovoríte a ldo ale Lineárny regulátor s veľkým vypadávajúcich a teda nízku effiency.
Možno by si si mal prečítať riadenie spotreby kníh prvý a tiež sa pozrieť na IEEE databázy.
PAZ PARA KOLUMBIJSKEJ! |
|
| Späť na začiatok | |
|
