Pravidlá | Posledné príspevky | RSS tému | Vyhľadávanie | Registrácia | Prihlásenie

skladacie Verilog ( "začína" - "end"), kód G


Post new topic Reply to topic EDAboard.com Obsah fóra -> Elektronické základné otázky -> skladacie Verilog ( "začína" - "end"), kód G
Autor Správy
davyzhu



Som Užívateľ: 23 máj 2004
Príspevky: 521
Pomohol: 3
Poloha: orientálna


Post 14.září 2006 15:28

skladacie Verilog ( "začína" - "end"), kód G


Zdravím všetkých,

Chcem skladacie Verilog kódu v gVim.

Kód Verilog doložka "začína" - "end" pár. Existuje nejaký návod hovoriť o tom, ako využiť pri skladaní gVim? A robí gVim pomoc "začína" - "end" páru skladanie? Vďaka!

BTW, môj gVim verzie 6.2.

S pozdravom,
Davy
Späť na začiatok
Google
AdSense
Google AdSense




Post 14.září 2006 15:28

Reklamy




Späť na začiatok
Harmasha



Som Užívateľ: 03 Jan 2006
Príspevky: 72
Pomohol: 4


Post 15.září 2006 17:33

Re: skladacie Verilog ( "začína" - "koniec") kód


Nazdar,
Môžete lcarify, čo je skladací?

(Za predpokladu, že je otvorenie začína a správne ju zrušili so zodpovedajúcim účelu, potom
GVim kontroluje len zátvorky skladací.
Musíte vytvoriť kódovanie etiku vlastné skontrolovať to.
Jedným zo spôsobov, mieni.
začať
xxxx
xxxx
if (xxx)
začať
rrrr
rrrr
koniec
iné
začať
zzz
zzz
koniec
xxxx
xxxx
koniec

Dúfam, že vás vymažú.)
Späť na začiatok
Arabské znenie Bulharská verzia Katalánsky verzia Česká verzia Dánska verzia Nemecká verzia Grécke znenie Anglická verzia Španielska verzia Fínska verzia Francúzska verzia Hindčina verzia Chorvátska verzia Indonézska verzia Talianska verzia Hebrejská verzia Japonská verzia Kórejská verzia Litovská verzia Lotyšská verzia Holandská verzia Nórska verzia Poľská verzia Portugalské znenie Rumunská verzia Ruská verzia Slovenská verzia Slovinské znenie Srbská verzia Švédska verzia Tagalog version Ukrajinčina verzia Vietnamské verzia Čínska verzia
Post new topic Reply to topic EDAboard.com Obsah fóra -> Elektronické základné otázky -> skladacie Verilog ( "začína" - "end"), kód G
Strana 1 z 1

subj

text

Všetky časy sú v GMT 1 hodina
Podobné témy:
Čo robiť "ECL", "CML", "LVDS", (6)
ako používať 2 "clk" v jednom "procese"! ? (6)
"Aktívne" alebo "pasívny" filter desi PLL (7)
ako používať VCO "dig_vco" in "ahdlLib"? (1)
môže ", ak" vyhlásenie nahradiť "pre cyklus" v (16)
ako na "Vybrať všetko" v "vi"? (6)
"zabalené" a "rozbalený" v radix Convers (1)
"Olovo", alebo "oneskorenie" v fázový detektor? (4)
P & R s len "DO" súbor a NO "lib" (4)
ako možno merať "silu" a "SWR" pre mravca (4)


Zneužitie | | Administrátor | | Moderátori | | Podporte nás | | mapa stránok
tému RSS