| Autor | Správy |
|---|
r_p_sanna
Som Užívateľ: 18 októbra 2004
Príspevky: 69
|  19 marec 2006 18:38 vytvoriť ukazovatele v Verilog | | |
|
| Nazdar,
Je tam aj cesta môže vytvoriť ukazovátka alebo prepojené zoznamy Verilog? Myslím, že VHDL umožňuje vytvoriť rekord, ktorý verím, je ekvivalent ukazovatele v vstupy C. sú vítané. |
|
| Späť na začiatok | |
 |
stevepre
Som Užívateľ: 10 máj 2001
Príspevky: 92
| 20 marca 2006 9:57 Re: vytváranie ukazovatele v Verilog | | |
|
| VHDL rekord nie je ukazovateľ. Je to len dátové štruktúry, ktorá kombinuje iný typ dátových typov do jednej.
ne. Verilog neposkytuje takúto možnosť, ak používate systém Verilog. |
|
| Späť na začiatok | |
|
Google
AdSense
| 20 marca 2006 9:57 Reklamy | | |
|
|
|
|
| Späť na začiatok | |
|
yaseen1
Som Užívateľ: 20. mája 2006
Príspevky: 49
| 31.januára 2007 23:00 Re: vytváranie ukazovatele v Verilog | | |
|
| | Nie je možné vytvárať zoznamy v súvislosti Verilog. |
|
| Späť na začiatok | |
|
aji_vlsi
Som Užívateľ: 10 septembra 2004
Príspevky: 640
Pomohol: 72
Poloha: Bangalore, India
| 01 Feb 2007 5:36 Re: vytváranie ukazovatele v Verilog | | |
|
| | yaseen1 Napísal: | | Nie je možné vytvárať zoznamy v súvislosti Verilog. |
No, je * * model spojový zoznam, aj keď je to pekné 2-mesačnú stáž projektu možná. Dohodlo, že je jednoduchšie sa VHDL a ešte viac sa SV.
Ajeetha, CVC
www.noveldv.com |
|
| Späť na začiatok | |
|
