elektronika forum

Pravidlá | Posledné príspevky | RSS tému | Vyhľadávanie | Registrácia | Prihlásenie

JK flip-flop design


Post new topic Reply to topic EDAboard.com Obsah fóra -> ASIC Design Metodiky a pomôcky (digitálne) -> JK flip-flop design
Autor Správy
chihwt2003



Joined: 07 Jul 2005
Príspevky: 14


Post 21.září 2005 13:03

JK flip-flop design

Nazdar,

Má niekto vie, ako postaviť JK flip-flop pomocou Postúpenie brány alebo komplexné brána logiky s pozitívnym okrajom hodiny spustil?

Thanks in advance.
Späť na začiatok
Google
AdSense
Google AdSense
Post 21.září 2005 13:03

Reklamy



Späť na začiatok
nand_gates



Som Užívateľ: 19 júl 2004
Príspevky: 907
Pomohol: 120


Post 21.září 2005 16:43

Re: JK flip-flop design

Pokladňa tejto
http://www.csee.umbc.edu/ ~ plusquel/vlsi/slides/chap5_2.html
Späť na začiatok
Anjali



Som Užívateľ: 16 august 2005
Príspevky: 174
Pomohol: 8


Post 21.září 2005 16:44

Re: JK flip-flop design

posedge vyvolal JK-vo FF = jk závora vo jk západka

závora môže byť konštruovaná pomocou prenosové brány ľahko.

pre závoru návrh prejsť knihu "CMOS základy" (titul bude takhle. Neviem presný názov, všetci väčšina všetkých ľudí, ktoré bude nasledovať kniha)
Späť na začiatok
Arabské znenie Bulharská verzia Katalánsky verzia Česká verzia Dánska verzia Nemecká verzia Grécke znenie Anglická verzia Španielska verzia Fínska verzia Francúzska verzia Hindčina verzia Chorvátska verzia Indonézska verzia Talianska verzia Hebrejská verzia Japonská verzia Kórejská verzia Litovská verzia Lotyšská verzia Holandská verzia Nórska verzia Poľská verzia Portugalské znenie Rumunská verzia Ruská verzia Slovenská verzia Slovinské znenie Srbská verzia Švédska verzia Tagalog version Ukrajinčina verzia Vietnamské verzia Čínska verzia
Post new topic Reply to topic EDAboard.com Obsah fóra -> ASIC Design Metodiky a pomôcky (digitálne) -> JK flip-flop design
Strana 1 z 1

subj

text

Všetky časy sú v GMT 1 hodina
Podobné témy:
JK a SR Flip Flop pôvod od D Flip Flop (2)
Asynchrónne Flip Flop Design? (5)
Edge vyvolal Flip Flop design (3)
DC syntéza synchronizácia D-flip-flop mapy pre unnexpected flop ... (2)
Všetky flip-obvody vnútri FPGA sú D Flip Flop? (7)
Hodiny a flip-flop design otázky (1)
Ako navrhnúť D flip-flop s set a reset na TSPC (1)
Flip Flop (2)
D Flip Flop (3)
JK Flip Flop! (1)


Zneužitie | | Administrátor | | Moderátori | | Podporte nás | | mapa stránok
tému RSS